实模式存储器寻址与总线
第十讲 实模式存储器寻址
内存分段管理思想
内存储器管理
8088CPU是16位体系结构的微处理器
可以同时处理(产生)16位二进制码
可以产生64K个编码,管理64K个内存单元
8088CPU需要管理1MB内存
需要能产生1M个地址编码
内存分段管理方式
内存地址变换
将直接产生的编码转换为20位物理地址
内存单元的编址
内存每个单元的地址在逻辑上都由两部分组成:
段(基)地址(16位)
指示存储单元在整个内存空间中处于哪个区域
段内地址(相对地址/偏移地址)(16位)
指示存储单元在段中的相对位置(与段中第一个单元的距离)
存储器编址
段基地址
相对地址(偏移地址)
段首
逻辑段的起始地址(每个逻辑段的第一个单元)
段首偏移地址为0
物理地址
内存单元在整个内存空间中的唯一地址
为16位段基地址+4位偏移地址
实模式下的内存地址变换
内存物理地址由段基地址和偏移地址组成
物理地址=段基地址*16(左移4位)+偏移地址
段寄存器的应用
逻辑段与逻辑地址
内存的分段式逻辑分段,不是物理分段。
各个逻辑端在地址上可以不相连。可以部分重合,也可以完全重合。
每个内存单元具有唯一的物理地址,但可能具有多个逻辑地址。
一个内存单元可以同时处于两个逻辑段。
一个内存单元可以在不同的时刻属于相同(或不同)类型的段。
一个内存单元在同一时刻可以属于不同类型的段。
堆栈及堆栈段的使用
堆栈:
内存中一个特殊区域,用于存放暂时不用或需要保护的数据。
常用于响应中断或子程序调用
栈顶=栈底——>空栈
栈顶=段首——>满栈
第十一讲8088系统总线
总线时序
CPU工作时序
CPU各引脚信号在时间上的关系
总线周期
CPU完成一次访问内存(或接口)操作所需要的时间。
一个总线周期至少包括4个时钟周期。
总线的概念
总线
是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址。数据和控制信息的通道。分地址总线(AB)、数据总线(DB)、控制总线(CB)。
按层次结构分CPU总线、系统总线、外部总线。
总线结构
单总线结构
多总线结构
双总线结构
面向CPU的双总线结构
存储器和I/O接口之间无直接通道
面向存储器的双总线结构
在单总线结构基础上增加一条CPU到存储器的高速总线
现代微机中的多总线结构
总线的基本功能
数据传送
同步数据传送
半同步半异步数据传送
异步数据传送
仲裁控制
出错处理
总线驱动
总线的主要性能指标
总线带宽(B/S)
单位时间内总线上可传送的数据量
总线带宽=位宽*工作频率
总线位宽(bit)
能同时传送的数据位数
总线的工作频率(MHz)
总线带宽=(位宽/8)*(工作频率/每个存取周期的时钟数)