![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Hardware
帕斯酱瞄
这个作者很懒,什么都没留下…
展开
-
verilog中的阻塞赋值与非阻塞赋值详解
组合逻辑的always模块中使用阻塞赋值;时序逻辑的always模块中使用非阻塞赋值;---------------------------------------------------追问可不可以这样理解,就是组合中计算马上赋值,时序逻辑中上升沿计算,下降沿赋值?回答嗯,有点那个意思关键是组合逻辑中是实时变化的,而时序逻辑中一个cycle才变化一次转载 2014-07-31 15:38:18 · 21728 阅读 · 2 评论 -
电赛MSP430知识小结
今年的电赛对TI公司生产的MSP430系列的单片机进行了初步的学习,第一次参加电赛,知识量不足,所以在此对资料进行了总结,旨在留存一下知识,以便在今后的学习中,可以有所回忆,减少时间的消耗,算是见见同志第一个菜鸟篇学习日志,菜鸟先飞,也希望能帮助初学MSP430单片机的同学,仅仅适合初学者,且只介绍我涉及到的方面,谢谢大家支持原创。我使用的是Launchpad MSP430G2553开发板:有转载 2014-08-02 13:39:18 · 4710 阅读 · 4 评论 -
Verilog HDL的基本语法
Verilog HDL的基本语法 前言 Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模转载 2014-07-31 16:13:13 · 26068 阅读 · 5 评论 -
Verilog-FPGA硬件电路设计之一——if语句优先级问题
综合软件:Quartus II 一、有优先级的if语句if..else if.. else if … …else..语句中是有优先级的,第一个if具有最高优先级,最后一个else优先级最低。Quartus综合出的RTL图认为,最高优先级的电路靠近电路的输出,输入到输出的延时较短;最低优先级的电路远离输出端,输入到输出的延时较长。module single_if_late(A转载 2014-08-01 15:55:40 · 5714 阅读 · 1 评论 -
Verilog学习心得
因为Verilog是一种硬件描述语言,所以在写Verilog语言时,首先要有所要写的module在硬件上如何实现的概念,而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时,要问问自己物理上是不是真正存在这个register, 如果是,它的clock是什么? D端是什么?Q端是什么?有没有清零和置位?同步还是异步?再比如上面讨论的三态输出问题,首先想到的应该是在regist转载 2014-07-31 16:33:21 · 2477 阅读 · 0 评论 -
VHDL语法简单总结
一个VHDL程序代码包含实体(entity)、结构体(architecture)、配置(configuration)、程序包(package)、库(library)等。 一、 数据类型1.用户自定义数据类型使用关键字TYPE,例如:TYPE my_integer IS RANGE -32 TO 32;–用户自定义的整数类型的子集TYPE student转载 2014-07-31 16:37:10 · 15340 阅读 · 0 评论 -
Verilog assign和always 注意事宜
原帖地址:http://blog.csdn.net/zmq5411/article/details/6055329assign 用于描述组合逻辑always@(敏感事件列表) 用于描述时序逻辑敏感事件 上升沿 posedge,下降沿 negedge,或电平敏感事件列表中可以包含多个敏感事件,但不可以同时包括电平敏感事件和边沿敏感事件,也不可以同时包括同一个信号的上升沿和转载 2014-07-31 15:21:30 · 1858 阅读 · 1 评论 -
VHDL入门
verilog感觉掌握的还不错了。最近准备学习一下VHDL。了解了一下,VHDL的一个重要特征是具有描述大量同时发生的时间的能力。大量时间同时发生是数字系统工作时所具有的内在特征,这些时间被称为并行事件。VHDL 的注释以两个连字符“--”开始,到该行尾自动结束,不支持成块的注释语句。VHDL设计实体的组成:库和程序包(Library,Package),实体(Entity),结构体(A转载 2014-07-31 16:10:54 · 16491 阅读 · 1 评论 -
大端小端的含义(附对大端和小端的解释)
或许你曾经仔细了解过什么是大端小端,也动手编写了测试手头上的机器上是大端还是小端的程序,甚至还编写了大端小端转换程序;但过了一段时间之后,当你再看到大端和小端这两个字眼,你的脑中很快浮起了自己曾经做过的工作,却总是想不起究竟哪种是大端、哪种是小端,然后又去查以前写的记录?更让人不快的是,这种经历反反复复,让你十分困扰。如果你和以前的笔者一样,有过这种不快的经历,那么这篇文章希望能帮你彻底解决这个苦转载 2014-07-31 16:35:42 · 784 阅读 · 0 评论