![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
煜大大
这个作者很懒,什么都没留下…
展开
-
Verilog HDL 使用笔记2--赋值语句的使用
什么是过程赋值语句:位于过程块中的赋值语句称之为过程赋值语句,过程语句只能对寄存器类的量进行赋值。左端必须是寄存器类的变量(reg,integer,real,time)对于多位宽的寄存器变量(矢量),还可以只对其中的某一位或某几位进行赋值。对于存储器类,则只能通过选定的地址单位,对某个字进行赋值。还可以将前述各类变量用连接符拼接起来,构成一个整体作为过程赋值的左端。过程赋值语句的右端可以是由各种运算符和操作数构成的任何有效表达式。对各种形式寄存器变量进行过程赋值的例子:reg_a=8'b10110原创 2020-05-20 11:12:22 · 1890 阅读 · 0 评论 -
vivado使用笔记(3)--打拍的含义
1 IOB为了保证FPGA输入输出接口的时序,一般会要求将输入管脚首先打一拍再使用,输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器,而且必须在IOB里面的寄存器中打一拍。因为,从FPGA的PAD到IOB里面的寄存器是有专用布线资源的,而到内部其他寄存器没有专用的布线资源。使用IOB里面的寄存器可以保证每次实现的结果都一样,使用内部其他寄存器就无法保证每次用的都是同一个寄存器且采用同样的布线。同时,为了使用输入输出延迟功能(Input / Output delay),也必须要求信原创 2020-05-09 15:31:02 · 3856 阅读 · 0 评论 -
Verilog HDL 使用笔记--连接运算符的使用
连接运算符时硬件描述语言中一种比较特殊的运算符,它的作用是将两组或两组以上的信号用大括号括起来,拼接成一组新的信号。如:{a,b,d,3’b101}如果a与d都是一位的信号,而b是四位的信号,则上例连接运算符操作后产生的信号有9位的位宽。它等价于{a,b[3],b[2],b[1],b[0],d,1’b1,1’b0,1’b1},注意上例中,常数表达式前面的位宽时不能缺省的,如3’b101中的1...原创 2020-05-07 14:30:45 · 2585 阅读 · 0 评论