- 博客(6)
- 问答 (2)
- 收藏
- 关注
RSS订阅原创 java基础语法难点(day01-day05)
学学高级语言，面向对象的语言，和c语言比起来，前面的语法还是有一定的相似度的，所以，在学习面向对象之前，简单的把java的一些常用的基础语法过一遍，相当于复习了。有个隐形的类型转换，但是就是小的转到大的，可以。但是如果是int数据类型转到小一点的short去，不强制类型转换就会溢出报错。注意+=这个扩展运算符是可以接受类型转换的，所以不会报错。三元运算符中的三个数比较最大值：int a = 10;
2017-09-12 20:39:19
360
原创 Quartus ii 调用除法器IP核
TOOLS->MEGA WIZARD->CREATE NEW MEGA FUNCTION-> 右邊 設定OUTPUT FILE ->左邊 選DIVIDE_LPM 或 ALTFP_DIV 然後設定參數, 就可以了这里有很多ip核都可以调用，比较方便。节省了大量的时间和资源。以下是 DIVIDE_LPM 範例 8BIT/8BIT 結果// synopsys translate_off`timesca
2017-09-04 15:46:46
17922
原创 基于DDS思路的DTMF信号的生成
在经历了用最简单的算法用matlab仿真出DTMF信号之后，需要在Quartus2开发环境，在FPGA平台上面写verilog语言来生成信号。特此我参考了一些案例并且用DDS思路来理顺。整体的逻辑很重要，首先，我们要知道DTMF信号是由两个频率结合产生的，那么我们在电话上手机上拨号的时候，拨号后的服务器就要知道什么时候我们拨了什么号码，拨了多少个号码，拨号结束之后就要生成具体的两个频率的正弦信号相叠
2017-09-03 14:43:21
1537
转载 verilog语法学习心得
转摘自：http://www.openhw.org/module/forum/thread-597076-1-1.html之前查资料查到的，就收藏了，挺不错的，推荐一下 —————————————————————————————————— verilog语法学习心得1.数字电路基础知识： 布尔代数、门级电路的内部晶体管结构、组合逻辑电路分析与设计、触发器、时序逻辑电路分析与设计2.数字系统的构成
2017-09-03 09:49:34
2146
转载 mif文件的生成
转摘自：http://www.cnblogs.com/BitArt/archive/2012/12/11/2813503.html mif文件就是存储器初始化文件，即memory initialization file，用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成m
2017-09-02 14:30:23
1579
1
转载 verilog中for循环的转化使用
参考总结自Verilog那些事。。。 转摘自：http://blog.chinaaet.com/lincoding/p/5100050055/* 单个for循环 */ ` for ( i=0; i<10; i++ ){Act++;}//1、时序实现case ( i )0: begin if ( x == C1 ) begin
2017-09-01 10:13:30
8845
1
空空如也
《c语言入门经典》第四章最后simon游戏程序问题
2017-04-15
一个有关c语言的问题程序
2017-04-10
TA创建的收藏夹 TA关注的收藏夹
TA关注的人