Zynq
文章平均质量分 74
TiH2S
这个作者很懒,什么都没留下…
展开
-
Vivado HLS —Processor Control
Vivado HLS —Processor ControlThe API files can be generated by the Vivado HLS tool Any program making use of IP blocks generated by the Vivado HLS tool must execute these tasks : 1 Initiallize th转载 2015-09-24 09:52:07 · 1308 阅读 · 0 评论 -
Error during bitstream generation
error in vivado bitstream generation & solution原创 2015-10-01 08:29:19 · 2270 阅读 · 0 评论 -
Zynq Reseving Physical Memory Issue
reseve physical memory in zynq原创 2015-10-14 15:08:35 · 1302 阅读 · 0 评论 -
Vivado HLS(zynq TRD)源码分析
源码是官方的2014.4 TRD工程里的,整个工程是基于zc702板子的,但手里只有块小zybo >_< 里面的硬件设计很有参考价值,最近想用FPGA加速surf算法,先在这分析下TRD工程里sobel edge detection的例程。原创 2015-10-22 22:44:49 · 3685 阅读 · 4 评论 -
VHDL——APB总线读写操作procedure
用于simulation的APB总线读写操作procedure原创 2016-01-08 23:25:05 · 3465 阅读 · 0 评论 -
ZYNQ HLS图像处理加速总结(一)——FPGA硬件部分
以个人的理解,xilinx将HLS(高层次综合)定位于更方便的将复杂算法转化为硬件语言,通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为vhdl或verilog,相比于纯人工使用vhdl实现图像算法,该工具综合出的代码的硬件资源占用可能较多,但并没有相差太大(见论文:基于HLS的 SURF特征提取硬件加速单元设计与实现),而纯人工用硬件描述语言实现一个复杂的图像处理原创 2016-01-11 22:20:20 · 15380 阅读 · 11 评论 -
ZYNQ HLS图像处理加速总结(二)——Processing System软件部分
7010的硬核是两个Cortex-A9,主频666M(233333….),硬浮点+neon协处理器,性能不是很好,因为xilinx SDK可以生成底层IP的driver,所以PS裸跑起来很简单,通过JTAG调试很方便。初期时考虑到跑linux系统时的HLS IP的driver和VDMA的driver要写内核模块,VDMA虽然在3.17的内核源码已经集成了驱动,但并没有找到详细的相关资料原创 2016-01-12 12:08:34 · 5879 阅读 · 2 评论