Verilog HDL
卡尔曼的BD SLAMer
硕士,计算机视觉领域新星创作者,博客专家认证,发表论文多篇,主要研究方向为计算机视觉图像处理、视觉SLAM、激光SLAM、北斗短报文通信、RAIM算法、RTK算法
展开
-
VHDL | 音乐盒设计(代码类)
博主github:https://github.com/MichaelBeechan博主CSDN:https://blog.csdn.net/u011344545****************************Copyright (c)***************************-----------------------------File Info-----...原创 2013-12-24 21:31:10 · 2411 阅读 · 0 评论 -
Verilog | HDL 音乐流水灯(代码类)
博主github:https://github.com/MichaelBeechan博主CSDN:https://blog.csdn.net/u011344545module beyond(clk,beep,led);input clk;output beep;output [7:0]led;reg beep;reg [22:0]i;reg clk_4hz;reg [7:0]...原创 2013-12-27 10:51:30 · 2516 阅读 · 0 评论 -
Verilog | HDL 音乐盒设计(代码类)
博主github:https://github.com/MichaelBeechan博主CSDN:https://blog.csdn.net/u011344545module music(clk,beep,pause,stop,switch,led); //定义时钟及几个功能变量input clk,pause,switch,stop; //输入变量ou...原创 2013-12-27 10:54:47 · 4059 阅读 · 4 评论 -
Verilog | HDL LCD显示(代码类)
博主github:https://github.com/MichaelBeechan博主CSDN:https://blog.csdn.net/u011344545module lcd(clk, rs, rw, en,dat,switch2); input clk,switch2; output [7:0] dat;output rs,rw,en;reg e;r...原创 2013-12-27 10:48:49 · 1176 阅读 · 0 评论