使用单片机给CVBS视频叠加OSD

        在我们的电视天线信号线里只有两跟线，中间有一根很粗的线，外围包着一层的线，这是为了防止外界信号的干扰。在这两根线中一个是地线，一根是全电视信号线，外围的是地线。

        做视频处理很难免要接触电视信号，了解全电视信号的原理。当我们把电视的信号线接到示波器上看其波形时会发现其波形很乱，但总是有一些规律可循：每隔一段特别乱的波形之后有一个很小的低电平。在这其中，中间那些特别乱的波形其实就是有效像素电平的高低信号，那些很小的电平信号就是一些同步信号。

1、关于像素时钟：大约在13.5MHz，由采样定理得出的采样信号为27MHz，像素时钟就是来同步像素有效信号的，每一个像素时钟来一个像素值；

2、关于行同步信号：顾名思义就是同步行扫描的信号，每行来一次，低电平有效（对于正电视信号而言），每来一次行同步信号就意味着本行扫描结束，新的一行就要开始了；

3.关于场同步信号：顾名思义就是同步场扫描的信号，每场来一次，低电平有效，每来一次就意味着本场扫描结束新的一场就要开始；

4、关于场、帧的概念：从屏幕上头扫到下头叫做一场，但是并不等同于一帧，一帧图像是指能够组成完整画面的图像数据，在隔行扫描中一帧包括两场：奇场和偶场；

5. 视频信号电平 

视频信号电平定义了视频信号不同部分的电平和范围。用于定义视频信号电平的组织是IRE（无线电工程师协会）。消隐电平对应0 IRE，白色电平对应+ 100 IRE。消隐电平是视频信号的参考级别（通常为0 V），如下面的图6所示，如果对信号进行一定的设置，消隐电平和黑色电平是不同的。

单片机叠加OSD的原理

行同步信号
由于行同步信号是辅助信号，不应在屏幕上显示，因此将它安排在行消隐期间发送，并且为了便于行同步信号的分离，使它的电平高于消隐电平25%，即位于75%--100%之间，其宽度为4.7微秒。行同步脉冲前沿滞后行消隐脉冲前沿约为1.3微秒。行同步信号的周期为64微秒。
场同步信号
场同步信号电平与行同步电平一致，脉宽为2.5个行周期。场同步脉冲前沿滞后场消隐脉冲前沿2.5个行周期，即160微秒。场同步信号周期为20毫秒。

同步信号的检测

使用板载ADC对整个信号进行采样并寻找同步信号比较困难。幸运的是，可以使用模拟比较器。它基本上有两个输入，并使用模拟比较器来比较两个输入。如果一个人变大，那么另一个人会举起一个标志并告诉CPU发生了重要的事情。此中断标志告诉CPU停止执行当前在其管道中的操作并开始处理所谓的中断处理程序。为了使用它来检测line的开始，我们必须将视频馈送连接到一个输入和我们想要用来与第二个输入进行比较的阈值电压。

黑白像素叠加

对于模拟视频信号，我们为了往上叠加不同的模拟电压值，可以使用高速模拟开关，单刀双掷开关即可。我们需要至少两种不同的电压：一种用于“白色”，一种用于“黑色”覆盖。原则上只有白色可以，但我们也可在文本周围绘制黑色边框，这样字符更加清晰美观。

检测到行同步信号后，必须在正确的时间切换到我们的信号。LINE开始和最终切换命令之间的任何抖动都将显示为摇晃不稳定的图像。不幸的是，切换到中断处理程序不是即时的，可能会改变一些cpu周期。简单的基于中断的方法会产生非常糟糕的图像，出现OSD左右抖动现象。幸运的是，STM32F3等现代CPU具有DMA功能，可以设置为触发模拟比较器可以立即触发预先配置的DMA处理程序。而且，此处理程序将内存数据传输到给定的外围设备。比如SPI控制器。然后SPI控制器将自己输出数据，不涉及CPU。为了发送黑白像素数据，我们将简单地使用两个SPI控制器。

整理字库

 实际效果

 经过实际测试，不仅可以给CVBS叠加图案和字符，也可以给模拟高清AHD视频叠加OSD。

欢迎交流qq: 2934064826