FPGA基本知识小结

这篇博客总结了FPGA的基础知识,包括硬件编程原理、FPGA硬件系统构成、Verilog语句类型如连续幅值、过程块、变量定义、数据流与行为建模、结构化描述形式以及阻塞与非阻塞赋值的区别。
摘要由CSDN通过智能技术生成

1、 硬件编程生成电路,不同于取指、执行软件编程的过程。

2、 FPGA硬件系统构成:主芯片+调试接口+存储器+电源+时钟+复位

3、 FPGA中有可以得到硬件电路的可综合语句,也有用于仿真的不可综合逻辑。

4、 连续幅值(assign),过程块语句(initial、always)

5、 常量定义: parameter BIT=1;

6、 变量类型

1)     线网类型 wire  L=a&b  当a、b值变时,L立即变化

2)     寄存器类型(reg integer real time)表示一个抽象的数据存储单元,具有保持作用,只能在initial或always内赋值。

7、 数据流建模(assign 变量名=表达式):因为用门级电路太复杂,只要右边变量变化,会立即计算出并改变左边的值。

8、 行为建模(initial always):一个模块内部可以含有多个initial与always语句,仿真时同时并行执行

always @ (事件控制表达式)

        begin

               -------

               -------

        end

无限循环,begin和end组成一个顺序语句块,按顺序依次执行;initial用在仿真,只执行一次

9、 结构化描述形式
  在Verilog HDL中可使用如下方式描述结构:
  1) 内置门原语(在门级);2) 开关级原语(在晶体

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值