FPGA
文章平均质量分 81
左岸cpx
趁着年轻,多学点东西
展开
-
图像中值滤波的FPGA实现--实时高速
中值滤波的目的是滤除椒盐噪声,就是那种像是在图像上撒了盐粒子一样玩意儿。这一篇就来谈谈如何在FPGA上实现中值滤波。数字滤波器的设计其实就是模板的设计。本实验选取3x3模板,中值滤波也很简单,求模板上三行三列像素值的中值就可以了。那么,如何求中值呢?先看一下 RTL Viewer1)第一步 搭建LineBuffer搭建LineBuffer方法,已经在原创 2016-03-24 20:47:14 · 6354 阅读 · 2 评论 -
DDS---相位累加器、ROM查找表的FPGA实现
图1 DDS原理框图首先谈一下DDS(直接数字式频率合成器)的原理,如图1所示。 由相位累加器、ROM查找表、高速DAC、低通滤波器(LPF)组成。 设频率控制字的宽度为 N bits,则频率控制字的取值范围:0~2^N。 相位累加器是一个计数器,宽度一般要超过N+1位(抽样定理),在参考时钟Fref 的上升沿,计数器自增一次,步长为频率控制字对应的值。相位累加器的输出 作为 R0M查找表原创 2016-04-24 13:31:05 · 30077 阅读 · 4 评论 -
图像高斯滤波的FPGA实现--实时高速
由于摄像头采集图像过程中,会产生高斯噪声,所以在进行数字图像处理之前,进行去噪是十分有必要的。高斯滤波器的滤波器模板其实很简单,一般而言,可以根据杨辉三角的第N行作为模板系数。本次实验,利用杨辉三角的第三行 [1 2 1]作为模板系数,所得到的3x3滤波器模板为:1 1 11 2 11 1 1模板中间点是当前像原创 2016-03-24 16:39:29 · 8632 阅读 · 5 评论 -
NIOS II 开发流程
1)在Quartus II 中建立工程2)新建原理图文件,将其作为顶层文件3)通过SOPC Builder建立软核,建立好之后,进行第一次编译4)将软核加入到原理图文件中,并构建锁相环PLL5)进行引脚分配,以及一些设置,进行第二次编译6)在Nios II IDE中进行空间转移,然后新建工程7)进行第三次编译8)链接USB Blaster,下载.sof文件9)运行程原创 2015-12-08 17:35:10 · 851 阅读 · 2 评论