拉风的猪-CSDN博客

原创 AXI VIP使用记录

注意：请使用vivado2019.1及以其以上版本1. 创建一个VIP；2. 导入两个必须得pkgImport two required packages: axi_vip_pkg and_pkg.1）这个不用改：import axi_vip_pkg::*; 2）这个名字使用get_ips *vip* 命令获取 import AXI_GPIO_Sim_axi_vip_0_0_pkg::*;3.声明VIP 主接口的代理(agent)//Declare...

2020-09-21 20:58:33 1684 2

原创 AXI_Slave 代码心得体会

// Implement memory mapped register select and read logic generation // Slave register read enable is asserted when valid address is available // and the slave is ready to accept the read address....

2020-03-18 23:19:34 2025

原创 (byte_index*8) +: 8

for ( byte_index = 0; byte_index <= (C_S_AXI_DATA_WIDTH/8)-1; byte_index = byte_index+1 ) if ( S_AXI_WSTRB[byte_index] == 1 ) begin // Respective byte enables are asserted as per write st...

2020-03-18 23:09:09 1236 1

原创 MRCC时钟连接到N端

调试过程碰到的问题记录如下：1. 板载晶振25M时钟连接到了MRCC时钟引脚的N端，此时Vivado编译过程会报错，解决办法如下：将外部时钟先连接到BUFR，再从BUFR引出到BUFG，这样编译就通过了...

2020-03-11 15:25:38 2530 1

原创 Ubuntu14.04安装Vivado

在使用FPGA开发工具Vivado时，如果在Window平台下，编译时间很长，这是因为软件在Window平台下使用2个线程进行编译，最大也就能设置为4。可以在TCL命令框输入：get_param general.maxThreads来查看编译线程。如果在开发过程中，编译次数频繁的话，那么在Linux平台下编译会大大减少编译时间，Vivado在Linux平台下使用8线程。下边介绍...

2019-11-10 16:58:34 420

原创 Lattice Diamod 下载程序错误

Lattice Diamod 下载程序错误：下载程序的时候会提示找不到xxx.xcf文件，这个时候在Programming Files中删掉之前的xcf文件就可以了

2018-09-06 16:21:59 2187

原创 SN74HC165驱动

74HC165是并行输入，串行输出，其中SER端也可以作为串行输入，在级联的使用。在使用时候碰到一些问题，解释如下：1. ABCDEFGH输入后，串行输出，首先输出哪个？由其逻辑框图可知，H端离输出端最近，且只有一个D触发器，所以第一个输出的是H端，依次输出HGFEDCBA。2. 如果级联的话，输出顺序是什么？如下图级联所示：在FPGA中逻辑我们可以这么写：code_temp4 <= {co...

2018-06-04 17:12:25 7132 1

原创 vivado BOOT.bin 文件生成

1. 编译生成 xxx.bit 文件；2. File -->> Export -->> Export Hardware..；3. File -->> Launch SDK ；4. 打开SDK后， 1) File -->> New -->> Application Project ; 2) Project name 中输入fsb...

2018-05-31 20:22:31 11277 1

原创 FPGA控制DAC输出正弦波、三角波

第一步：生成波形coe文件第二步：将coe文件添加到ROM中第三步：控制FPGA刷新输出ROM中的数据：//----刷新频率设置参数 dac_dataalways @(posedge i_clk or negedge i_rstn) begin if(!i_rstn) begin update_clk <= 1'b0 ; counter_updateclk &lt...

2018-05-28 14:07:15 9836

原创 Vivado开发环境，将COE文件加入IP核ROM中

在DDS开发过程中，我们需要想事先做好的COE文件加入到ROM中，具体步骤如下：1. 在Vivado中打开ROM IP核，在这里我们选择Single ROM；2. 在port A option选项卡中，做以下设置：3. 在Othe Option选项卡中：4. 点击ok即可！...

2018-05-17 14:10:48 17116 2

原创 Xilinx Vivado .coe文件生成

一、.COE格式文件生成由于Quartus ii软件ROM用的是mif格式的文件，且可以用软件Guagle_wave生成正弦波、三角波、锯齿波。我们可以利用这个软件先生成数据，然后再将其转化为符合COE格式的文件。具体请参考以下步骤：1. 先打开Guagle_wave软件；2. 菜单栏-->查看-->全局参数设定（如下图所示）：3. 设定波形-->我们选择正弦波（如下图）：4. ...

2018-05-17 13:54:07 20573 1

u012081364的博客