![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
计算机体系结构
nerdX
这个作者很懒,什么都没留下…
展开
-
计算机体系结构2_系统编程手册
AMD64 Architecture Programmer’s Manual Vol1-5(全) IA32&64 Architecture Programmer’s Manual Vol1-3(全)原创 2013-11-07 10:27:48 · 1013 阅读 · 0 评论 -
计算机体系结构1_内存类型
一,IA32、INTEL64和AMD64内存类型 1.Uncacheable(UC) 读,写都不会被缓存。 2.Cache Disable(CD) 读写命中L1数据缓存,L2缓存,在访问主存之前使cache line失效,如果cache line为脏状态,先将cache line写入主存然后再使cache line失效,之后从主存读数据。 3.Write-Combin翻译 2013-11-06 22:26:49 · 1484 阅读 · 0 评论 -
计算机体系结构3_单处理器内存访问顺序
一,单处理器访问顺序 1.指令execute和指令retire Instruction execution creates results and status and determines whether or not the instruction causes an exception. Instruction retirement com翻译 2013-11-07 11:00:59 · 1639 阅读 · 0 评论 -
计算机体系结构6_缓存结构
一,缓存结构 下图为一个n-way set-associative cache 结构图: 缓存组织为cache line数组的形式,每一个cache line由三部分组成,内存数据,tag,其他信息。 多个cac翻译 2013-11-07 21:16:35 · 5754 阅读 · 0 评论 -
计算机体系结构7_缓存控制机制
一,缓存控制机制 AMD64提供一系列机制用于设置内存的缓存特性: Cache disable CR0的bit 30为cache-disable bit,CR0.CD. CR0.CD=0,开启缓存功能;CR0.CD=1,关闭缓存功能。翻译 2013-11-07 22:30:54 · 1429 阅读 · 0 评论 -
计算机体系结构5_缓存一致性协议
一,AMD64缓存一致性协议 通过缓存一致性协议保证各个缓存之间,缓存与主存之间,多处理器之间的数据一致性。AMD64的缓存一致性协议为MOESI(modified, owned, exclusive,shared,invalid)协议。 当cache line没有保存有效的数据时,被称作invalid,有翻译 2013-11-07 20:35:06 · 1799 阅读 · 0 评论 -
计算机体系结构4_分级缓存
一,处理器和内存系统结构 主存在内存体系结构距离CPU最远端,缓存在内存体系结构距离CPU最近端。 EU直接读取L1指令缓存,通过LSU读/写L1数据缓存,在LSU与L1数据缓存之间是write buffer,用于回写。翻译 2013-11-07 18:58:56 · 2657 阅读 · 0 评论