![](https://img-blog.csdnimg.cn/20190918140145169.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
IC芯片设计
文章平均质量分 62
IC芯片设计知识点和常见的芯片设计结构
生活需要深度
这个作者很懒,什么都没留下…
展开
-
NIC和NOC
在集成电路(IC)设计领域,尤其是在系统级芯片(System on Chip,SoC)设计中,NIC(Network Interface Controller)和NOC(Network on Chip)代表了两种不同的概念和技术,它们在芯片内部通信和系统集成方面发挥着关键作用。在现代SoC设计中,NIC和NOC经常共存,它们各自承担着不同的通信任务,共同支持着高性能、高效率的系统运行。在SoC环境中,NIC通常指的是一个硬件模块,它负责管理SoC和外部网络之间的通信。NOC在集成电路中的角色。原创 2024-05-14 16:26:16 · 330 阅读 · 0 评论 -
待整理的文档
在ARM架构中,L1 cache都是VIPT的,也就是当有一个虚拟地址送进来,MMU在开始进行地址翻译的时候,Virtual Index就可以去L1 cache中查询了,MMU查询和L1 cache的index查询是同时进行的。如果将block的内存属性配置成 non-shareable, 那么core0访问该内存时,数据缓存的到Core0的L1 D-cache / L2 cache (将L1/L2看做一个整体,直接说数据会缓存到core0的private cache更好),不会缓存到其它cache中。原创 2023-06-19 17:08:39 · 648 阅读 · 1 评论 -
CortexM0流水灯系统rtl代码
版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。原文链接:https://blog.csdn.net/qq_50672373/article/details/123335300。**注:cortexm0ds_logic由于arm公司版权问题不便放出,需要自行官网下载。原创 2024-05-07 20:25:18 · 939 阅读 · 0 评论 -
如何私人定制一颗ARM内核SoC?ARM DesignStart计划了解一下!
用户可以使用Xilinx Vivado环境,在FPGA上搭建一颗私人定制的ARM Cortex-M0或Cortex-M3内核的SoC,ARM DesignStart计划提供了处理器核,通过加入AXI总线,可以添加更多的AXI外设,如GPIO、UART、SPI、TIMER、INTC等。专业版,面向希望开发ARM内核芯片的企业用户,在官方网站完成注册后,需要签署一份License授权文件,之后会获取到RTL级的Verilog代码,用户可以用来做定制化SoC,如功能增强,性能改进等,2010年,ARM推出了。原创 2024-05-06 20:20:52 · 787 阅读 · 0 评论 -
EDA 三巨头的仿真验证之路
Cadence公司亚太区系统解决方案资深总监张永专则指出,2021-2025这五年间,系统和芯片设计厂商不但面临着Time-to-market的压力,还要承受异构多核、高算力、差异化创新、系统与软件堆栈所带来的技术挑战,由此带来的软硬件协同设计和超过80%的IP复用问题,直接导致验证工作日趋复杂,开发人员不得不将60%以上的精力用于软件。与以往比拼硬件性能高低和种类不同的是,如今要确保芯片开发成功,确保市场可以接受,必须要拥有强大的软件运行性能,甚至在某种程度上可以认为,“软件性能决定了半导体的成功”。原创 2024-05-06 16:34:12 · 782 阅读 · 0 评论 -
verilog实现简单的三级加法流水线
假设一条非关键路径b,在切割之后变成1/3b和2/3b。这只是一种最简单的场景,如果rdy_in信号的生成逻辑较复杂,并且流水线级数较多,每一级的rdy信号除了下一级的握手成功,还有别的条件,比如资源冲突,数据冲突等,那么这条从最后一级反压信号开始的组合逻辑路径将会很长,成为流水线中的关键路径,必要时需要一些特殊的手段进行处理。在上面的例子中,假设下游的反压信号是rdy_in,因为流水线反压一级则前级均被反压,因此每一级都需要一个反压信号,而流水线最后一级的反压信号将参与到前面每一级流水的反压信号生成中。原创 2024-05-02 16:21:34 · 223 阅读 · 0 评论 -
ARM M0开源HDL
参考相关资料,根据AMBA总线协议规范写了AHBDCD.v、AHBMUX.v、AHB2MEM.v、AHB2LED.v、AHBLITE_SYS.v五个Verilog 接口,分别是解码器、多路选择器、存储器、LED以及顶层模块。包括APB和AHB各个信号的名称及内涵、总线互联关系、总线操作方法、基本传输、传输类型、突发操作、控制信号、地址译码、从机传输相应、数据总线、总裁、复位等内容。Cortex-M0是ARM公司的一款开源内核,以低功耗著称,本文提纲挈领的讲述了用FPGA实现SOPC的流程。原创 2024-05-02 16:20:30 · 491 阅读 · 0 评论 -
vscode搭建Verilog HDL开发环境
打开verilog.json文件,选择一个代码片段,如下图7所示,当在.v文件中输入module就可以导出右边所示代码,当输入prefix后面引号里的文字后,就能选择出body对应的代码片段,在body代码片段里,每行代码需要包含在双引号里,句末加逗号,\t等效tab键的空格数。工欲善其事,必先利其器。插件配置完成,打开一个很久之前的spi.v文件,在VScode中键盘输入ctrl+shift+p 打开命令,输入Instance,体验自动例化模块的功能,这个功能在端口信号比较多时特别好用,如图34所示。转载 2024-04-28 09:48:56 · 937 阅读 · 0 评论