- 博客(4)
- 资源 (4)
- 问答 (1)
- 收藏
- 关注
原创 vivado仿真设计流程
1. 建立工程2. 添加源文件,运用verilog HDL描述电路3. 综合,产生网表,直观的门级电路描述4.仿真 需要编写激励源一般模式:添加一个.v文件,编写模式module test_top;/*输入定义为reg类型,因为要在inital块内初始化,输出定义为wire接到输出*/reg in1 源文件的输入端;wire out1源文件的输出端;/* 调用top块,仿真*
2016-08-17 15:47:59 9563 1
原创 开关系统
n沟道场效应管(nFET),源极要默认接地的,当栅极vgate接高电平,Vgs=vdd;源极和漏极导通,Vd=0;当栅极vgate接低电平,Vgs=0;源极和漏极截至P沟道场效应管(PFET),源极默认接vdd,当栅极vgate接低电平,Vgs=vdd;源极和漏极导通,Vd=vdd;当栅极vgate接高电平,Vgs=0;源极和漏极截至PFET栅极接GND导通,Npet栅极接vdd导通。用场效应管来组
2016-08-16 19:28:29 868
原创 组合逻辑电路回顾
组合逻辑电路有以下几类:多路器、加法器、缓冲器、逻辑开关、总线、逻辑运算等 这些电路不能储存之前的状态,也就是没有记忆功能,变化也不依靠时钟的到来,这种电路就叫组合逻辑电路。分析组合逻辑电路的一般步骤是:逻辑图——》最简函数表达式——》真值表——》逻辑功能。举例:这个最简表达式为 L =AB + BC +AC;这个很简单不用再画真值表就能看出,它是一个三路表决器。关于化简呢,有常用到的几个公式,理
2016-08-14 23:21:39 1264
linux系统移植
2016-07-10
关于python3.x 编写爬虫的报错问题
2017-03-09
TA创建的收藏夹 TA关注的收藏夹
TA关注的人