iTop-4412 裸机程序（十）- 引入DRAM

---

DRAM初始化

在《Exynos4412 的启动过程详解（三）》 一文中我们介绍了 BL2 的启动过程。如下图：
在 BL2 启动过程中在设置系统时钟后，初始化了 DRAM。初始化 DRAM 后续读取固件或者操作系统到 DRAM，后续就跳转到 DRAM 后执行。

初始化 DRAM 的意义

前面的裸机程序实验我们是将程序从 TF 卡拷贝到 SRAM（iRAM） 中，而这次实验在初始化 DRAM 后我们就可以将程序拷贝到 DRAM 中。这其实就是模拟了 uboot 干的事情。

DRAM 数据手册分析

结合数据手册可知，内存的物理地址为(0x40000000~0xFFFFFFFF, 3GB)，实际上这部分地址不需要都使用到，比如我手上这块就是 2GB 的内存。

iTop-4412 原理图 DRAM 部分分析

Exynons4412 有两个 DRAM 通道：DRAM0 和 DRAM1。这两个通道独立，互不干扰。每个内存通道有三种总线（地址总线、控制总线、数据总线）和供电引脚。以 DRAM0 为例：
地址总线：Xm1Addr0 ~ Xm1Addr15、Xm1Bank0 ~ Xm1Bank2
控制总线：Xm1CASn、Xm1RASn、Xm1CLK、Xm1WEn、Xm1DQM0 ~ Xm1DQM3、Xm1DQSn0~Xm1DQSn3、Xm1ODT、Xm1ZQ、Xm1CKE0
数据总线：Xm1Data0 ~ Xm1Data1

总线和 DRAM 芯片连接

我手上的iTop-4412使用的是2GB SCP 封装，上面有 4 颗 K4B4G1646B 的内存芯片。以 DRAM0相连的内存芯片为例。原理图如下：

上图特别需要注意的是地址总线只使用了Xm1Addr ~ Xm1Addr14共15根地址总线，而数据总线各自分散了 16 根到两颗内存芯片上。由 《K4B4G1646B芯片手册》（提取码：h0nu）可知 2GB内存需要 4 颗 512MB （512Mb x 8bank）的内存芯片。

每颗需要使用 15 根地址总线作为行地址，11根地址作为列地址、3根bank地址总线作为片选地址。所以该内存的寻址范围就是（2¹⁵(Row Addr) * 2¹¹(Column Addr) * 2³ (Bank)= 512Mb * 8 = 512MB）
由于单颗内存芯片有16 根数据总线，所以可以通过两颗内存芯片相并联的方式与 DRAM0通道相连，就可以达到 32 根数据总线的效果。

2021年10月3日

Kilento