- 博客(10)
- 收藏
- 关注
RSS订阅原创 手搓CPU的奇妙之旅（LEG架构）
在处理器设计领域，LEG 架构包含程序元件、存储元件、输入/输出设备和算数逻辑单元（ALU）等部件。它每个时钟周期从程序存储器中读取 4 个字节并执行对应的命令。
2025-07-02 21:18:01
576
原创 Nonlinear Dynamics and Chaos 学习记录(一)
本书已啃完第二章，本文将用以记录第二章的作业题(2.1.1-2.2.10)
2025-06-28 19:21:34
247
转载 手搓CPU的奇妙之旅(汇编与具体应用)
本文介绍了基于简单CPU架构完成的四个编程任务。首先展示了如何使用机器码实现输入加5运算，并指出机器语言的可读性问题；其次设计了汇编语言指令集，使用助记符替代二进制代码提高可读性；然后展示了利用加法替代乘法计算圆周长（π取3）的实现；最后演示了暴力破解密码和右手法则走迷宫两个应用案例。通过这四个从简到难的案例，文章生动展示了计算机工作原理和汇编语言在硬件编程中的关键作用。作者预告后续将对CPU架构进行优化，以支持更复杂任务的处理。
2025-05-31 18:47:32
105
原创 Verilog搭建神经网络学习记录，Day5：单层卷积操作实现
该模块的作用是，根据输入的column与row的值，返回14个感受野。具体来说，55的卷积核以步长为1的形式在3232的图片上滑动一次，会产生28个感受野，而我们一次性只取其中的一半。若column=0，则取前一半；若column=1，则取后一半。row的作用是指出行数。
2023-07-23 21:11:11
833
2
原创 Verilog搭建神经网络学习记录，Day4：单次卷积操作实现
单次卷积操作，就是简单地把图片与卷积核的对应位置的元素相乘，然后再求和。如下图所示。
2023-07-23 11:06:29
899
原创 Verilog搭建神经网络学习记录，Day2：16位浮点加法
首先将两数的指数变一样，然后再来计算尾数。若符号相同，直接将两数的 1.尾数 相加，如果计算结果没有产生进位，保留该结果；若符号不同，用正数的1.尾数-负数的1.尾数，若够减，保留该结果；最后再根据结果中第一个‘1’出现的位置来调整结果左移的位数。首先将两数的指数变一样，这里采用的方式是取大的。接下来再根据两数尾数位的计算有无进位，以及结果第一个‘1’出现的位置来调整指数位的大小。若相加的两数符号不同：先把两数的指数变一样后，再来比较尾数的大小，若正数的尾数大，符号为正；若负数的尾数大，符号为负。
2023-07-22 22:37:19
597
原创 Verilog搭建神经网络学习记录，Day1：16位浮点乘法
x±1.a×2b其中，符号位用来表示数字的正负，1表示负数，0表示正数指数位是上述公式中的b加上偏置值，一般为2k−1−1，其中k表示指数位的位数尾数位是上述公式中的a。
2023-07-22 16:38:02
1215
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人