Verilog搭建神经网络学习记录，Day1：16位浮点乘法

1.知识储备

1.1 0进制与2进制16位浮点数互相转换

1.1.1在IEEE标准中，16位浮点数通常采用半精度浮点数格式进行表示

$x=\pm 1.a\times 2^b$
其中，符号位用来表示数字的正负，1表示负数，0表示正数
指数位是上述公式中的b加上偏置值，一般为$2^{k-1}-1$，其中k表示指数位的位数
尾数位是上述公式中的a

1.1.2十进制与二进制之间的转换

十进制转二进制，整数部分除以2，一直要算到商为0为止，然后倒序取余
小数部分乘以二，取走整数部分后，继续乘以二，一直要算到达到规定精度为止

1.1.3例子

例如要把6.4写为16位浮点数的形式
第一步：将6.4转成二进制，整数部分为110，小数部分为01100110011001100110……
第二步，写成标准形式$x=\pm 1.a\times 2^b$
即$6.4=110.0110011001100110\dots \dots =1.100110011001100110\dots \dots \times 2^{10}$
第三步，得出符号位，指数位，尾数位
符号位：因为是正数，所以符号位为0
指数位：10+偏置值1111=10001
尾数位：保留10位，1001100110
最终结果为0 10001 1001100110

2.实现

2.1思路

符号位：最高位异或，符号位相同返回0，即结果是正数；符号位不同返回1，即结果是负数
指数位：同底的幂相乘，底数不变，指数相加，因此将两数的指数位相加即可，但会多加一次偏置，因此最终的指数位等于两数的指数位相加再减去一个偏置
尾数位：给两数的尾数前面添加一个1后，再相乘。移动乘积的小数点，移动成1.a的形式

2.2部分代码

module floatMult (floatA,floatB,product);

input [15:0] floatA, floatB;
output reg [15:0] product;

reg sign;
reg signed [5:0] exponent; //6th bit is the sign
reg [9:0] mantissa;
reg [10:0] fractionA, fractionB;	//fraction = {1,mantissa}
reg [21:0] fraction;


always @ (floatA or floatB) begin
	if (floatA == 0 || floatB == 0) begin
		product = 0;
	end else begin
		sign = floatA[15] ^ floatB[15];//异或
		exponent = floatA[14:10] + floatB[14:10] - 5'd15 + 5'd2;//加2是为了将小数点移动到最高位
	
		fractionA = {1'b1,floatA[9:0]};//小数部分和整数部分的‘1’拼接到一起
		fractionB = {1'b1,floatB[9:0]};
		fraction = fractionA * fractionB;
		//判断第一个‘1’出现的位置，根据不同的位置，对指数部分进行调整
		if (fraction[21] == 1'b1) begin
			fraction = fraction << 1;
			exponent = exponent - 1; 
		end else if (fraction[20] == 1'b1) begin
			fraction = fraction << 2;
			exponent = exponent - 2;