![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ise-教程
csdn熊熊
这个作者很懒,什么都没留下…
展开
-
ISE中显示IP核的图形化界面
在学习别人的Verilog代码时,常常会遇到人家设置好的IP核,但是自己要用.v文件看,非常麻烦。百度了很多也没有满意的结果,最后终于找到了方法,现贴出来,希望可以解决很多跟我有同样困惑的同学比如例化一个PLL时钟的IP核。 采用图形化界面,则为: 首先,选择PLL的IP核 然后,进行参数选择 选择完毕后,生成.xco文件,用于图形化显示 这时如果双击小灯泡,会出现与上图相同的原创 2017-12-19 20:44:01 · 3810 阅读 · 3 评论 -
ISE中文件的调用
之前点开一个ISE的程序,动辄上千行,小白从头学敲键盘都会敲死,但是师父引进门后发现其实ISE软件非常好用,大部分配置行都不用自己写,这次记录的是文件调用部分 调用其实很简单,不管是top文件下的小文件,还是两个大top文件的调用都只需要两步。一、找到view HDL instantiation template,如图 或者 二、复制粘贴到你的top程序里,给你被调用的程序改成个你喜欢的名原创 2017-12-20 16:26:21 · 3709 阅读 · 0 评论 -
ISE联合MATLAB使用——配置system generator后发现综合工具只有Vivado
按照网上的教程,下载相应版本的MATLAB后,其实个人感觉beta版也可以,我用的是ISE14.4+MATLAB2012a,但是2014a也能成功配置。 然后,configure的时候选择IDS,但是生成的Vivado 这样就很不解了,然后我直接打开MATLAB2012a,弹出以下warning: 然后,我就打开system generator,弹出MATLAB,没有warn原创 2018-02-02 16:28:00 · 4778 阅读 · 0 评论 -
system generator学习(一)之modelsim中编译Xilinx库
在设计的功能仿真时,ModelSim需要知道这些元件或IP的仿真模型。而且即使我们的设计没有直接使用Xilinx预先提供的元件或IP,在进行时序仿真的时候,ModelSim仍然需要知道Xilinx FPGA内部元件的仿真模型。因此,根据ModelSim仿真库的策略,我们可以将Xilinx提供的HDL仿真模型编译成一个资源库,这样我们在作不同的设计的时候,就可以直接使用相同的资源库. mode...转载 2018-03-04 15:45:07 · 1181 阅读 · 1 评论 -
system generator学习(二)之将SG结果用于其他工程
首先,如图搭建好一个三角波转正弦波模型(comp.mdl)scope结果为:其次,导出网表文件,并例化设计模块。点击SG,设定Compilation为NGC Netlist,点击apply后generate。完成后,在该文件夹下生成netlist文件夹。其中,comp_cw.vho包含导出模型的组件声明和例化模板。将netlist文件夹下所有以mif为后缀的文件复制到父文件夹下。从ISE中打开to...原创 2018-03-04 20:48:37 · 377 阅读 · 0 评论 -
system generator学习(三)之black box的使用
1、建立模型 将black box模块拖入新建MDL文件中,出现要添加的硬件描述文件的对话框把生成的m文件改为dout_port.setType('Fix_26_13');意思是输出带13位小数的26位定点数,并添加下行代码调用如下图搭建完模型运行后发现并不知道要怎么改。。挖个坑放在这里——————————————————————————————发现是# ** Warning: There ...原创 2018-03-04 21:51:25 · 2406 阅读 · 0 评论