- 博客(3)
- 收藏
- 关注
RSS订阅原创 浅谈PLL-选型，测试
站在硬件工程师的角度，展开对PLL的认识和理解。长篇概述就是想说时钟确实是太重要了，正确理解并应用这一块儿，不管你是做硬件还是搞IC，都是非常非常有用的！
2023-11-02 17:24:31
970
1
原创 HDLBITS Exams/2013 q2bfsm菜鸟练习
复位时，state ==A；复位信号释放后一周期，output f 赋值1(1cycle)；然后check x在连续的三个周期内是101序列，那么给output g赋值1，同时在接下来的两个周期check y是不是有等于1的时候，有的话g就永久为1直到复位；我当时想用cnt来计数两周期，但是总有点问题，哈哈最后放弃了，并增加了状态机数量来数两周期check y值-_-~~题目分析：考虑用有限状态机来控制某种电机。根据输入x和y，输出f和g来控制电机。写的比较繁琐，后面有时间再看看怎么优化一下，
2023-06-29 17:47:14
130
原创 HDLBITS Fsm serial菜鸟练习
空闲时line上是逻辑高。题目意思就是让我们设计有限状态机实现上面这个function，需要注意的一点就是8bit data收到之后，紧跟着要检查stop bit(1), 一直要检车到stop bit，才会跳出这一轮8bit字节的check并开始下一轮。大概意思说的是，很多串行通信协议里每个数据字节都有一个起始位和一个停止位来帮助接收端能从一大串比特流里划分出来。完整接收到会被置1。如果8bit data后面的bit是0，那么done则=0；从下面给出的仿真图可以拿到一个有用信息，done标志位是在。
2023-06-28 14:33:59
99
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人