ugface-CSDN博客

原创 Allegro的模块化设计

一．何为模块化毫无疑问，如果能够将某种验证成熟的技术或已有的东西拷贝粘贴，是降低重复劳动的良好手段。就像我们建立了一个元件库后，每次使用时只需将该元件引用或例化一次即可，这样做非常高效。电路设计的模块化也是同样的道理，如果针对某种经常使用或者通道重复的电路，能够将其原理图和对应的PCB“封装”在一起，最终形成类似元件库中一个简单元件的Schematic和Footprint统一的形式，这就做成了

2017-04-13 01:06:38 8116

原创射随器负半周削波问题

1. 射随器负载过大，导致低端波形被削去的问题，原因在于在输入信号的负半周，由于电容端存储电荷，且时间常数大，相当于一个电压源，如果由电容C（电压源），负载RL和Re构成的回路中，Re端的分压使得e极电压高于b极0.6-0.8V时，基极反偏，三极管截止，完全由输出电容对射极电阻放电，失去跟随特性，波形失真。注意：电流的构成在输入的正半周和负半周时并不相同。正半周时，Ie对输出电容充电，同

2017-04-11 02:43:42 3588

转载 Capture CIS : Instance Vs Occurrences

用OrCAD设计原理图必须理解两个概念instance 和 occurrences。对于元件放置、替换、修改属性等很多操作都和这两个概念有关。抛开抽象的说明，我们用实例说明他们的区别。假如你在自己的元件库中已经建立了一个元件AD8056（AD公司的运放）。在原理图page1中需要放入两个AD8056构成双路模拟信号输入的运放，那么在放入第一个AD8056时，在工程管理框的design c

2017-03-27 08:48:26 322

原创 Capture Annotation --分裂元件

Trouble:Capture CIS的Annotate功能使用比较简单，可在选中.DSN后，在menu->tool->annotate page，reset overall parts to “？”， then incremental reference update，including some configuration item needed to be configured, 但

2017-03-27 08:01:06 1190