XDMA
UKR_FPGA_LY
这个作者很懒,什么都没留下…
展开
-
Xilinx PCIe XDMA IP中断
(1)usr_irq_req拉高导致中断发送到PCIe Host,可以同时拉高多个bit;(5)等待下一个usr_irq_Ack后,我才可以发起下一个中断。此时,如果(3)步骤,我知道如果ISR处理中断,那么,我就可以把。(2)等到ack后,相应的usr_irq_req才可以拉低;(方法是通过驱动写寄存器,来告诉。)必须等到中断被处理后,才可以把。为高表示中断已经发送了。原创 2023-10-16 17:13:12 · 2215 阅读 · 0 评论 -
Xilinx PCIe XDMA 描述符结构
描述符的链状结构,如下图所示,描述符的数目由Dsc_Adj寄存器决定;每个描述符必须精确的描述,“其后所跟着的描述符或者描述符块”。Nxt_adj的值会逐个递减,直到最后一个描述符时,变为0.描述符中的control字段决定是否为最后一个描述符。Xilinx XDMA支持DMA操作,DMA操作时,基于描述符实现快速高效的数据搬移。来决定下一个描述符地址种描述符的个数。寄存器描述邻近描述符。原创 2023-10-16 17:05:54 · 770 阅读 · 0 评论