FPGA实验：逻辑门与译码器的VHDL设计与仿真-CSDN博客

本文链接：https://blog.csdn.net/vere101/article/details/121808093

该实验详细介绍了如何使用Quartus II软件进行FPGA设计，包括逻辑图和VHDL语言设计异或门、3-8译码器，以及模型机指令译码器。实验过程中涉及的功能仿真和时序仿真是验证设计正确性的关键步骤，通过这些仿真，可以观察到信号延迟和设备响应。实验展示了VHDL语言在数字逻辑电路设计中的应用，加深了对FPGA设计的理解。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

实验目的

熟悉Quartus II软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）。

实验内容

用逻辑图和VHDL语言设计一个异或门。
用逻辑图和VHDL语言设计一个3-8译码器。
用VHDL语言设计模型机指令译码器。

实验方法

实验方法

采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台。

实验步骤

用逻辑图设计一个异或门

新建项目：【Create a New Project】-【next】（设置文件路径+设置project name为xor2block）-【next】(添加文件，不进行设置)-【next】（选择芯片类型，不进行设置）-【next】（选择Design Entry等，不进行设置）-【next】-【finish】；
新建源文件：【File】-【New】（选择Block Diagram/Schematic File）-【OK】；
写好源文件，保存文件（xor2block.bdf）;
编译与调试，点击工具栏中的【Start Compilation】进行文件编译，编译结果有五个警告，文件编译成功；
波形仿真及验证，新建波形仿真文件【File】-【New】（选择Vector Waveform File），并且分别设置【End Time】为100ns、【Grid Size】为20ns。按照程序所述插入in1，in2，out三个节点（in1、in2为输入节点，out为输出节点）。(操作为：双击引脚区-【Node Finder】（Pins=all；【List】）-【>>】-【OK】-【OK】)。设置in1，in2的输入波形为周期型。（操作为：对in1、in2进行编组-选中引脚-在工具栏中选择【Count Value】）；
分别进行功能仿真（【Assignments】-【Setting】-【Simulator Settings】-【Functional】-【OK】-【Processing】-【Generate Functional Simulation Netlist】-工具栏中【Start Simulation】）和时序仿真（【Assignments】-【Setting】-【Simulator Settings】-【Timing】-【OK】-工具栏中【Start Simulation】），得到【Simulation Report】。
查看RTL Viewer:【Tools】-【netlist viewer】-【RTL viewer】。

用VHDL语言设计一个异或门

新建项目：【Create a New Project】-【next】（设置文件路径+设置project name为XOR2）-【next】(添加文件，不进行设置)-【next】（选择芯片类型，不进行设置）-【next】（选择Design Entry等，不进行设置）-【next】-【finish】；
新建源文件：【File】-【New】（选择VHDL File）-【OK】；
写好源文件，保存文件（xor2.vhd）;
编译与调试，点击工具栏中的【Start Compilation】进行文件编译，编译结果有五个警告，文件编译成功；
波形仿真及验证，新建波形仿真文件【File】-【New】（选择Vector Waveform File），并且分别设置【End Time】为100ns、【Grid Size】为20ns。按照程序所述插入a，b，y三个节点（a、b为输入节点，y为输出节点）。(操作为：双击引脚区-【Node Finder】（Pins=all；【List】）-【>>】-【OK】-【OK】)。设置a，b的输入波形为周期型。（操作为：对a、b进行编组-选中引脚-在工具栏中选择【Count Value】）；
分别进行功能仿真（【Assignments】-【Setting】-【Simulator Settings】-【Functional】-【OK】-【Processing】-【Generate Functional Simulation Netlist】-工具栏中【Start Simulation】）和时序仿真（【Assignments】-【Setting】-【Simulator Settings】-【Timing】-【OK】-工具栏中【Start Simulation】），得到【Simulation Report】。
查看RTL Viewer:【Tools】-【netlist viewer】-【RTL viewer】。