计算机组成原理实验报告 实验三：控制器实验（源码全）

1. 实验类型
2. 本实验为设计型实验。
3. 实验目的
4. ① 具有多周期控制器的设计能力。
   ② 掌握用 Verilog HDL 实现有限状态机的常用方法。
   ③ 熟悉 Vivado 的设计流程，具备硬件的设计仿真和测试能力。
   ④ 测试多周期控制器的功能。
5. 实验原理

6.  控制器是CPU 的重要组成部分，是整个计算机的控制核心。控制器的功能是按照程序预定的顺序执行每条指令。每条指令都是在控制器的控制下按照取指令、分析指令和执行指令的步骤依次完成的， 这就需要控制器必须在正确的时间准确地产生各部件的控制信号， 使计算机能够有条不紊地完成所有指令的功能。
   

   多周期 CPU 把指令执行分成多个阶段，每个阶段在一个时钟周期内完成，如取指、译码、执行、访存、写回。此时，不同指令所用周期数可以不同，每个周期只做一部分操作。将 CPU 划分为多周期的优势在于，每个时钟周期内 CPU 需要做的工作就变少，因此时钟周期短、时钟频率高；每个部件做的事情单一，如取指部件只负责从指令存储器中取出指令，因此 CPU 可以进行流水工作，相当于一个时钟周期完成一条指令， CPU 可以更快地运行。
   多周期 MIPS CPU 的控制部件的状态转移如下图 所示，每个状态对应一个周期。
   
   本实验根据状态及指令直接对控制信号赋值，中间变量 next_state 意为下一状态。在当前状态中，根据指令对 next_state 赋值，并在每个时钟上升沿把 next_state 存入状态寄存器，这是用 Verilog HDL 实现有限状态机时