8:15 2010-1-23 ~ 9:28 2010-1-23
翻译论文。
9:32 2010-1-23 ~ 11:23 2010-1-23
阅读《Verilog HDL 数字设计与综合》。p.46 ~ P.57
心得:
P.50
门延迟。
P.57
数据流建模。
11:23 2010-1-23 ~ 14:11 2010-1-23
讨论班。聚类有效性分析。
14:33 2010-1-23 ~ 16:32 2010-1-23
翻译论文。
18:39 2010-1-23 ~ 20:42 2010-1-23
翻译论文。
基本完成,剩余专业词汇。
8:29 2010-1-24 ~ 9:52 2010-1-24
翻译论文。
完成。参考文献信息需修改。
19:46 2010-1-24~ 19:59 2010-1-24
阅读《Verilog HDL 数字设计与综合》。p.58 ~ P.61
心得:
P.59
脉冲宽度小于赋值延迟的输入变化则不会对输出产生影响。
8:26 2010-1-25 ~ 9:00 2010-1-25
阅读《Verilog HDL 数字设计与综合》。p.62 ~ P.63
心得:
P.63
用整数或实数表示负数。
仿真器一般把逻辑X作为假。
9:00 2010-1-25 ~ 11:03 2010-1-25
协译《Survival Guide》。
13:55 2010-1-25 ~ 14:59 2010-1-25
协译《Survival Guide》。
完成。
15:04 2010-1-25 ~ 17:00 2010-1-25
阅读《Verilog HDL 数字设计与综合》。p.64 ~ P.69
心得:
P.66
算术移位操作专用于负整型数右移。
18:16 2010-1-25 ~ 20:57 2010-1-25
阅读《Verilog HDL 数字设计与综合》。p.70 ~ P.77
心得:
P.70
例6.4,语句之美。
P.71
?超前进位加法器原理。(网上资料不全,回家看数电笔记)
P.73
例6.8,?d的输入。
P.74
例6.9,?CLEAR翻转周期小于信号周期。
7:52 2010-1-26 ~ 11:10 2010-1-26
阅读《Verilog HDL 数字设计与综合》。p.78 ~ P.84
心得:
P.79
解决P.74 问题。延迟。
P.83
一个always里不宜混合使用阻塞和非阻塞赋值。
P.84
非阻塞赋值通过仿真器并行,结果与顺序无关。
P.84
代码:非阻塞赋值实现数值交换。
P.85
权衡:仿真速度与内存<-- -->竞争风险
8:22 2010-1-27 ~ 8:38 2010-1-27
背单词。
8:44 2010-1-27 ~ 10:56 2010-1-27
阅读《Verilog HDL 数字设计与综合》。P.85 ~ p.90
心得:
P.87
尽量不同时使用多条零延迟控制语句。
12:38 2010-1-27 ~ 14:10 2010-1-27
阅读《Verilog HDL 数字设计与综合》。P.91 ~ p.98
15:43 2010-1-27 ~ 17:04 2010-1-27
阅读《Verilog HDL 数字设计与综合》。P.99 ~ P.102
心得:
P.102
生成语句
8:49 2010-1-28 ~ 14:44 2010-1-28
阅读《Verilog HDL 数字设计与综合》。P.103 ~ P.114
8:21 2010-1-29 ~ 11:11 2010-1-29
阅读《Verilog HDL 数字设计与综合》。P.114 ~ P.118
心得:
P.115
任务 > 函数。
P.118
尽量使用自动任务。
22:02 2010-1-30
搭车回家。