视频加速方案的最优解 - Xilinx硬件加速技术专场(深圳站)

640?wx_fmt=jpeg

从AI到编码、转码,硬件加速方案正在扮演越来越重要的角色。12月13日·深圳 | LiveVideoStack联合赛灵思出品【赛灵思视频加速技术】专题,将展现基于FPGA的硬件加速特性,在视频、图片编码与转码以及AI计算方面带来的收益。

讲师与话题

640?wx_fmt=png

梁晓明 赛灵思数据中心产品经理

Speaker:梁晓明先生 现任赛灵思公司数据中心产品经理,负责公司数据中心产品和解决方案的营销和推广工作。重点关注SDAccel软件产品和FPGA as Service 的规模化应用,在建立Alveo和FPGA云生态方面与主要服务厂商和ISV合作伙伴有深度合作。同时也是异构计算加速, CCIX, 高速连接,嵌入式处理和逻辑结构方面的专家。在加入Xilinx之前,梁晓明先生在华为技术股份有限公司担任逻辑设计研发项目经理,从事硬件设计和大规模FPGA逻辑设计,拥有四年经验。在高速数字系统、ATM、交换式路由器及媒介网关系统等方面拥有丰富的知识和经验, 曾领导其小组成功地完成了二十多项产品设计。

Topic:FPGA视频加速方案及NGCodec介绍

640?wx_fmt=jpeg

廖玉峰 Aupera创始人兼CEO

Speaker:廖博士拥有多年前沿科技研究,大型系统设计开发,团队建设以及项目管理经验,曾在GE(加拿大),Spectrum,UTStarcom以及中兴通讯等知名公司担任研发总监、高级技术和管理职务,曾经主持设计了服务NASA的软件无线电系统,专注于FPGA及其他异构计算平台的应用实现及研究,并曾担任加拿大西门菲莎大学(Simon Fraser University)的博士论文答辩会校外评审委员,拥有4项美国发明专利。

Topic:高效视频处理与AI融合架构

要做到高效的视频内容处理及分析,首先要解决的是海量视频的编解码算力,需要提供高密度的计算力,可负担的起的计算力,Aupera专注于构筑视频专属的分布式计算架构,真正意义实现了基于FPGA的异构计算,在视频编解码的同时,嵌入了实时AI的加速引擎,同样的硬件、一套高度集成的软件框架,特别适用于海量视频需要实时对内容进行处理的场景,并让广大开发者在我们的平台上无负担开发应用。本次演讲主要介绍Aupera的分布式异构计算平台的优势,高度融合视频编解码与嵌入式AI分析,以及该架构在云端及边缘侧的适用场景,助力AIoT时代视频AI应用的普及。

640?wx_fmt=png

俞海乐 CTAccel Limited 创始人兼CEO

Speaker:俞海乐于2012年获得香港中文大学(CUHK)博士学位,是CTAccel Limited 的创始人和CEO。俞海乐博士于2012年加入联科集团并在2013年创立FPGA加速计算团队并担任负责人,负责图片处理加速器的研发。经过三年的发展与沉淀,2016年3月,俞博士带领团队从联科集团分拆出来 CTAccel Limited,并担任CEO。经过两年半的发展,CTAccel 已经发展成为具有完整的FPGA加速计算产品开发与客户支持能力的专业化团队。CTAccel现有全职员工35人,80%为研发相关人员,在深圳和香港均设立了办公室。CTAccel的产品线已经覆盖图片、视频和AI相关应用场景,与多家国内外知名互联网和云计算公司开展了合作并部分实现了产品销售。

Topic:基于FPGA的实时多媒体处理接口

本次演讲讨论基于现实中数据中心所有到一般性问题,尤其是数据处理的困境。而联捷计算科技(CTAccel)针对基于FPGA的异构计算的特点,与赛灵思配合提出发挥FPGA特长的多媒体解决方案,并以应用接口的方式提供给用户。联捷计算科技的图片处理(CIP)核心技术已获得美国专利,通过硬件流水设计和任务级并行,大大提升了数据中心的图片处理性能,包括更小的响应延时,更大的并发请求和更低的TCO。

640?wx_fmt=jpeg

樊平 深维科技联合创始人兼CEO

Speaker:FPGA异构计算专家,拥有15年FPGA EDA以及芯片架构设计经验。于2016年创办深维科技,致力于发展FPGA异构计算加速技术,为视频、图像智能处理领域提供最具性价比的异构计算解决方案。在创办深维科技之前,曾在IBM,Cadence和京微雅格担任研发工程师、技术总监等职务,并拥有数十项国际和中国专利(含在申)。毕业于北京航空航天大学,拥有计算机硕士学位。

Topic:基于FPGA异构计算快速构建高性能图片处理解决方案

图片已经成为互联网主要的内容构成,与其相关的图像处理业务负载给互联网数据中心带来巨大的算力挑战。基于FPGA+CPU的异构计算因其可以支持细粒度的流水线和并行化算法架构,平台灵活可配置,受到了越来越多的市场关注。但是由于传统FPGA设计方法基于低层次设计语言,如Verilog/VHDL等,设计周期漫长,无法很好满足互联网用户快速迭代的行业需求特点。为此,依托于核心团队在FPGA芯片设计与EDA领域10年的积累,深维科技基于Xilinx Alveo平台推出了性能领先的JPEG缩略图以及JPEG/WebP转码方案。该方案可以完整的支持FFmpeg, ImageMagick,OpenCV等开源框架,可以快速集成到各类客户场景。同时由于该产品完全基于Xilinx SDAccel平台进行设计开发,充分利用了C/C++高层次设计语言的表达效率,大幅缩短产品开发周期,简化了研发流程,可以在获得领先的性能指标同时,快速响应客户的特定需求。

互动环节

除了技术干货分享,您还将在现场参与更多有趣和充实的互动环节,我们也准备了精美礼品等着你:

  • 问答有礼:讲师分享结束后,您将有机会就技术困惑向专家提问。

  • 产品体验:活动现场专门设有赛灵思展台,您可以前往亲身体验技术落地实践。

  • 讲师问诊:您可以和专家面对面深度交流。

点击【阅读原文】或扫描下方【二维码】加入我们,现场还有更多惊喜。

640?wx_fmt=png

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值