统计两次提交之间的代码变更行数

git diff c8d3a8a1  2441c120  --numstat


结果举例如下:

两个版本的差分变更行数

 

  • 4
    点赞
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
通过例子介绍使用方法如下: 1.差异统计 统计某一个版本的代码包相对于一个原始的基线代码包,变动的代码量 以及变动的代码量中各语言非空非注释行(NBNC)的结果 缺省执行的就是差异统计,直接跟上两个代码包的目录即可 实际使用中,可能会有文件名和目录名大小写不一致的情况,如果希望忽略 文件名大小写的差异,需要使用 --ignore-case 参数,否则两个一样的文件 一个会算作删除,一个会算作新增 Diffcount [test\sp1] and [test\sp2] result: LANG ADD MOD DEL A&M BLK CMT NBNC RATE ----------------------------------------------------------------------- C 44 7 26 51 8 11 35 1.00 Pascal 0 0 25 0 0 0 0 0.23 Java 7 4 11 11 0 3 9 0.41 Config 31 4 0 35 1 0 34 0.12 XML 126 0 0 126 2 0 124 0.12 ----------------------------------------------------------------------- Convert all NBNC lines to standard C Total: 57.65 (standard C lines) ADD MOD DEL A&M BLK CMT NBNC RATE 的 含义分别为: 新增、修改、删除、新增+修改、空行、注释、非空非注释行、标准C折算率 2.代码统计: 如果需要,可以把diffcount当作普通的代码统计工具,统计一个代码代码统计使用 -c (或者--count-only)参数, 在diffcount目录下执行 执行结果如下: Counting package [test\count] result: LANG TOTAL BLK CMT NBNC RATE ----------------------------------------------------------------------- C 203 46 61 101 1.00 C++ 57 7 25 25 0.42 Pascal 117 24 17 79 0.23 Java 71 7 24 40 0.41 ASM 129 34 12 85 2.50 C# 18 1 1 17 0.20 Basic 447 140 20 295 0.21 Perl 97 4 26 74 0.16 TCL/TK 91 12 26 54 0.50 Config 116 13 0 103 0.12 XML 126 2 0 124 0.12 ----------------------------------------------------------------------- Convert all NBNC lines to standard C Total: 490.00 (standard C lines) 如果想显示每一个文件的具体信息,请使用 --print-files-info 参数
### 回答1: Verilog代码行数统计工具是一种用于统计Verilog代码行数的工具。Verilog是一种硬件描述语言,常用于数字逻辑设计和硬件描述。代码行数统计工具可以帮助用户快速统计Verilog代码的总行数,以便更好地管理和评估代码的规模和复杂度。 该工具通常具有以下功能: 1. 统计行数:工具能够自动读取Verilog代码文件,并统计文件中的行数。这包括注释、空行以及实际的Verilog代码行数。 2. 去除空行和注释:工具会自动去除代码文件中的空行和注释,从而准确统计实际代码行数。这样可以更好地了解代码的结构和逻辑。 3. 统计不同类型的代码行数:工具可以将代码按照不同的类型进行分类统计,例如模块定义、变量声明、逻辑运算等。这有助于分析代码的结构和功能。 4. 提供统计报告:工具会生成一个详细的统计报告,将代码行数按照不同的分类进行展示。报告通常包括总行数、注释行数、空行数以及实际代码行数等信息。 使用Verilog代码行数统计工具可以提供以下好处: 1. 了解代码规模:通过统计代码行数,可以准确了解代码的规模和复杂度。这有助于评估项目的进度和资源需求。 2. 优化代码结构:通过统计不同类型的代码行数,可以分析代码的结构和功能。这有助于优化代码的结构和提高代码的可读性。 3. 管理代码库:对于大型项目,代码行数统计可以帮助管理代码库。通过统计代码行数,可以了解代码库的规模和组织结构。 总之,Verilog代码行数统计工具是一种有助于统计Verilog代码行数的工具,可以帮助用户更好地管理和评估代码的规模和复杂度。 ### 回答2: Verilog代码行数统计工具是一种用于统计Verilog代码行数的工具。它可以帮助程序员快速准确地统计Verilog源代码中的行数,以便更好地了解代码的规模和复杂性。 这个工具可以通过逐行扫描Verilog代码文件来完成行数统计。它会识别并统计代码文件中的各种行,包括注释行、空行、以及包含代码的行。统计结果将包括总行数、注释行数、空行数代码行数等信息。 使用这个工具可以帮助程序员更好地了解和管理代码的规模。通过统计代码行数,可以快速估算程序的复杂性,从而更好地分配资源和安排工作进度。此外,对于大型的Verilog项目,代码行数统计还可以用于评估代码的质量和维护工作的难度。 除了行数统计,这个工具还可以提供其他功能,例如计算代码的平均行长,识别重复行或过长行等。这些额外的功能可以帮助程序员进一步优化代码质量和性能。 总之,Verilog代码行数统计工具是一种有助于Verilog代码开发和维护的实用工具。它可以帮助程序员快速准确地统计代码行数,从而更好地了解和管理代码的规模和复杂性。 ### 回答3: Verilog代码行数统计工具是一种可以用来统计Verilog代码行数的工具。在Verilog代码开发中,代码行数统计是非常有用的,可以帮助程序员了解代码的规模,评估工作量,追踪代码变更等等。 该工具使用的方法很简单。首先,将需要统计行数的Verilog代码导入工具中。工具会自动扫描代码文件,识别并计算每个文件中的行数。工具会自动排除空行、注释行和其他非代码行,只统计有效的代码行数统计结果可以以数字形式直接显示,或者以图表形式进行可视化。数字形式的结果可以显示总行数、有效代码行数、空行数、注释行数等等。图表形式的结果可以更直观地展示代码行数的分布情况,比如随着时的推移代码行数的增长情况。 这个代码行数统计工具还可以进行更深入的分析。它可以根据需要统计每个模块或者每个函数的代码行数,帮助程序员了解各个模块的复杂度。同时,该工具也支持生成报告,将统计结果导出为Excel或PDF文件,方便程序员进行更详细的分析和报告。 总之,Verilog代码行数统计工具是一种非常实用的工具,可以帮助程序员更好地了解和管理Verilog代码。它的简单易用和丰富的统计功能,使得程序员可以更加高效地开发和维护Verilog代码

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值