【电子系课设】数字电路课设—知识总结！建议收藏！

一、课程设计任务和要求

用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：
1．由晶振电路产生1Hz 标准秒信号。
2．秒、分为00—59六十进制计数器。
3．时为00—23二十四进制计数器。
4．周显示从1—日为七进制计数器。
5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位
置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
6．整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz)，整点时
再鸣叫一次高音(1000Hz)。

二、方案设计

方案1、通过数字电路知识，设计芯片电路，通过分频器、触发器、计数器、译码、门电路等设计数字时钟。主要包括六个方面：一是六十进制秒和分的设计，二是二十四进制时设计，三是七进制日设计，四是整点报时设计，五是时钟晶振设计，六是可进行手动校验。每个设计单元模块化，模块之间的连接，使数字电路时钟正常工作。

方案2、通过单片机引脚输出时钟信号和数码挂显示信号，单片机内部进行计时处理，直接通过引脚连接数码管、蜂鸣器，在单片机内部输入软件程序，从而实现数字电子时钟。

最后本次使用方案1；

三、单元模块设计

60进制计数器：秒、分均为六十进制，即显示00～59，它们的个位为十进制，十位为六进制。主要采用置数法并配合门电路来实现60进制，因为有两位，所以需要有两片74LS161。其中低位161的LOAD非和一个与门连接，当个位为9时LOAD非置零或者当个位为9且十位为5时LOAD非置零，从而实现60进制的功能。

24进制计数器：时为二十四进制计数器，显示为00～23，同样采用置数法，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到3 时置数，其芯片级联原理与60进制类似，用到了门电路。

7进制计数器：日为七进制计数器，显示为1，2，3，4，5，6，8，采用置数法并配合门电路实现，其能显示该序列主要依靠后面的门电路。

秒脉冲发生器模块：用32768HZ无源晶体振荡器发出的脉冲通过CD4060D的14分频后可获得2Hz的脉冲输出，再经过D触发器74LS74的二分频产生1HZ。

整点报时：该模块主要在秒和分显示的数值基础上，结合门电路即可产生整点报时。在每个整点前鸣叫五次低音(500Hz)，整点时再鸣叫一次高音(1000Hz)。仿真时用LED灯代替蜂鸣器，当分为59时，且秒在计数计到54时，输出一延时高电平，直至秒计数器计到58时，结束这高电平脉冲，同时打开与门，使报时声按500Hz 频率（蓝灯）鸣叫5声，而秒计到59时，高音lKHz 频率（绿灯）输出并鸣叫1声。
校正电路：在开机接通电源时，由于日、秒、分、时为任意值，需进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数。同时也有方便各个功能模块的调试。

四、遇到问题及解决

1、60进制模块单独一个文件可以运行，但是与另外模块连在一起后就不能使用了。 解决的办法：分析问题发现相关门电路设计出现问题，导致级联不正确，修改之后即可；

2、设计整点报时模块时，感觉自己的组合电路逻辑没有问题，但蜂鸣器却没有响。 解决的办法：用LED灯代替蜂鸣器，LED灯即可实现整点报时功能。

3、晶振电路刚开始设计出现产生的脉冲信号不准确。 解决的办法：重新计算晶振参数，调整相关电容与电阻，最后稳定产生所需脉冲信号。

五、整体设计电路图