- 博客(10)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 Linux内核驱动之DDR3引脚说明
一 DDR3引脚描述 4bit和8bit位宽芯片一般采用78球FBGA封装 16bit位宽芯片一般采用96球FBGA封装 下列信号方向都是针对DDR3芯片来说的 A0-A9,A10/AP,A11,A12/BC#,A13,A14 input 地址输入信号，行地址线和列地址线分时使用 A10/AP 表示PRECHARGE命令期间对某个bank预充电auto-precharge A10为低则有BA...
2018-03-23 14:57:27
2740
转载 硬件相关基础知识3（DDR3基本知识）
DDR3 基本知识一、DDR3 简介DDR3（double-data-rate three synchronous dynamic random accessmemory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2的基础上继承发展而来，其数据传输速度为 DDR2 的两倍。同时，DDR3 标准可以使单颗内存芯片的容量更为扩大，达到 512Mb 至 8Gb，从而使采用...
2018-03-23 14:51:01
3698
原创 DDR3 学习笔记-地址及容量大小
DDR3 地址线 DDR3为减少地址线，把地址线分为行地址线和列地址线，在硬件上是同一组地址线；地址线和列地址线是分时复用的，即地址要分两次送出，先送出行地址，再送出列地址。 一般来说列地址线是10位，及A0...A9；行地址线数量根据内存大小，BANK数目，数据线位宽等决定(感觉也应该是行地址决定其他) ;BANK bank是存储库的意思，也就是说，一块内存内...
2018-03-23 13:47:14
2551
原创 DDR3的TDQS功能
这个功能属于比较偏的功能，一般情况下很难使用到，加上JEDEC标准仅有三言两语的描述，所以理解起来就比较费劲。所以我在网上搜索了一篇相关的博客，算是有个更加透彻的理解了。 此文章来自于TDQS概述：我们能在任何一个内存条的datasheet上看到TDQS/TDQS#的描述： Redundant data strobe (x8 devices only...
2018-03-23 13:45:38
1059
原创 DDR3文档参数分析
记录一下DDR3文档查阅后的总结： 关于1， CK和#CK是DDR3硬件接口差分时钟输入，所有控制和数据都是在差分时钟对上升沿采样； 关于2， CL是从存储单元中输出到真正出现在内存芯片的 I/O 接口之间还需要一定的时间（数据触发本身就有延迟，而且还需要进行信号放大），这段时间就是CL（CAS Latency，列地址脉冲选通潜伏期）； 关于3， -125是芯片...
2018-03-23 13:28:56
1442
1
转载 1600Mbps DDR3 高速信号仿真和PCB设计
摘要：Memory部分的设计在系统设计中占有重要的地位，目前Memory速度被一再提升，DDR3的速度已经高达1600Mbps，数据脉冲宽度只有625ps，对信号的质量和时序都提出了更高的要求，同时也增加PCB设计需要考量的参数。 Memory部分的电路板设...
2018-03-23 13:25:17
3163
1
原创 DDR3学习调试重要参数
最近可能需要配置DDR3内存，所有找了一下关于DDR3内存的资料。大部分中文资料都是DDR3与DDR2对比的资料，我稍微整理了一下，主要有以下几点：一、容量和封装相关（1）逻辑Bank数量增加 DDR2 SDRAM中有4Bank和8Bank的设计，而DDR3起始的逻辑Bank是8个，另外还为未来的16个逻辑Bank做好了准备。（2）封装（Packages） DDR2有60/...
2018-03-23 11:47:39
4678
原创 DDR 硬件设计总结
使用 2 片 16bits 的 DDR3和 4 片 8bits DDR3（双面贴片） 拓扑结构与 2 片 DDR 的要求基本一致，在此重点说明4片DDR3双面贴片，其效果图如下所示： 此设计重点为严格T型对称。 布线设计步骤优先级： 1.首先设计好时钟分叉点所有等长，优先将CPU至对称点布线完成，在布线时尽量在此阶段满足所有地址线等 长；...
2018-03-23 11:46:17
3771
原创 DDR3详解（ MT41J256M8 2Gb DDR3 SDRAM为例）文档说明
1．结构框图：2．管脚功能描述管脚符号类型描述A0-A9,A10/AP,A11,A12/BC#,A13Input地址输入。为ACTIVATE命令提供行地址，和为READ/WRITE命令的列地址和自动预充电位（A10），以便从某个bank的内存阵列里选出一个位置。A10在PRECHARGE命令期间被采样，以确定PRECHARGE是否应有于某个bank：A10为低，这个bank由BA[2:0]来选择，...
2018-03-23 11:42:48
2866
原创 在芯片（SDRAM）里cke是
在芯片（SDRAM）里cke是什么信号SDRAM在读写数据时重点注意的信号CKE：时钟使能信号，为输入信号，高电平有效。CKE信号的用途有两个：一、关闭时钟以进入省电模式；二、进入自刷新状态。CKE无效时，SDRAM内部所有与输入相关的功能模块停止工作。CLK：时钟信号，为输入信号。SDRAM所有输入信号的逻辑状态都需要通过CLK的上升沿采样确定。CS#：片选信号，为输入信号，低电平有效。只有当片...
2018-03-23 11:38:24
3862
build_MT6853.sh
2020-06-23
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人