数字电路课程设计-logisim-电子时钟

电子钟的制作

一、课程设计目的

综合组合逻辑电路和时序逻辑电路知识,设计一个电子钟,电路功能要求如下:

(1)二十四/十二制小时、分、秒计时。采用七段数码管显示,由七段字形译码器驱动;

(2)小时、分钟可以校正(顺时针校正);

(3)使用小时及分钟完成定时闹钟功能,到达指定时间几时几分后,led灯闪烁1分。

(4)时分秒显示、小时制式选择、校正按钮、闹铃设置及led灯要设计在主电路图中。

二、课程设计环境

Logisim V2.7.1

三、课程设计步骤

1.74161的实现

74HC161有清零,预置数,计数和保持功能

74161功能表

  1. 清零。Cr端为清零端。Cr=0,各触发器均被清零,计数器输出Q3Q2Q1Q0=0000。不清零时应使Cr=1。
  2. 预置数。Ld为预置数端。在Ld=0的前提下,加入CP脉冲上升沿,计数器将被预置数,即计数器输出Q3Q2Q1Q0等于D3D2D1D0输入的二进制数。这就可以使 计数器从预置数开始进行加法计数。不预置数时应使Ld=1。
  3. 计数。P=T=1(Cr=1,Ld=1)时,计数器处于工作状态。当计数器到Q3Q2Q1Q0=1111时,进位输出Qcc=1。再输入一个计数脉冲,计数器输出从1111返回到0000状态,Qcc由1变0,作为仅为输出信号。
  4. 保持。P=0,T=1(Cr=1,Ld=1)时,计数器处于保持状态。不仅计数器输出状态不变,而且进位输出状态不变。P=1,T=0(Cr=1,Ld=1)时,计数器输出状态保持不变,进位输出Qcc=0。

 

注:这玩意直接照搬课本上的,因为我自己不会设计74161.课本是数字逻辑与数字系统第6版,李景宏等著,电子工业出版社出版,(至少济大用这个)。

2.七段字形译码器的实现

有四个输入端A3A2A1A0,代表74161的四个输出。

其中0000到1001分别显示为0-9十个数字。a,b,c,d,e,f,g分别控制七个数字段。而多出的1010-1111部分全部输出0代表该数不存在。

7段字形译码器真值表

示例图

 

 3.数值比较器的实现

数值比较器逻辑图

真值表

一位数值比较器,有三种情况:A>B,A=B,A<B。

其中输出A=B的逻辑结果,然后时钟的时间和闹钟的时间进行比较即可。

注:其实比较数值用与非门就行,为什么要搞这个,因为避免和同学雷同……

4.24进制的实现

采用Ld=0复位法。计数器为Q3Q2Q1Q0=1001时,个位到达9进位,给出与非的结果使Ld=0,送出0000预置数使个位为0,同时十位T,P信号为1,脉冲上升沿进位信号,十位进1.当个位为3,十位为2,即Q3Q2Q1Q0=0100时,与非门输出0给Ld复位。

24进制实现

5.60进制的实现

采用Ld=0复位法。计数器为Q3Q2Q1Q0=1001时,个位到达9进位,给出与非的结果使Ld=0,

送出0000预置数使个位为0,同时十位T,P信号为1,脉冲上升沿进位信号,十位进1.当个位为9,十位为5,即Q3Q2Q1Q0=0110时,与非门输出0给Ld复位,同时往时或分进位。

60进制实现

6.12/24小时进制切换的实现

Switch用来判断24,12的切换,默认0为24进制,1为12进制

a5,a4控制十位,a3a2a1a0控制个位。

当switch为0时,正常输出BCD8421码

当switch为1时,前12位正常输出,后面13-23转换为1-11输出。

 

 

24转12逻辑图

 

真值表

注:这玩意后面的超出范围可以不要,节省运行空间,老师是这么说的,但是我太懒了,没有去掉。

7.时、分、秒计时的实现

点击按钮打开时钟,秒钟开始运行,当秒钟到60时进行进位,然后分钟进位1.当分钟到60时进位,然后时钟进1.当时钟到24时进位清零,根据小时制切换。

与门用来清零。

时钟的设计

8.闹钟的实现

闹钟的时用24进制,分用60进制,然后时钟与闹钟每一位进行对比,如果全部符合则输出1,此时LED灯闪烁一分钟(只比较时和分),其中进制转换也要比较。

闹钟部分设计

闹钟提示设计

9.时间校正的实现

点击按钮与脉冲信号同样时,进行或运算,如果正常工作进位输出1,完成加一。代表这顺时

 针校正。

 四、课程设计结果

电路总图

 

电路仿真结果图-时钟进位

进位前

 

进位后

电路仿真结果图-小时制切换

24小时制

12小时制(h代表切换提示)

电路仿真结果图-闹钟结果演示

闹钟前

闹钟时

闹钟后

五、课程设计总结

1.部分借鉴了同学的思路,让我明白必要的合作是很有用的。

2.结合课本才能做出正确的电路设计。

3.这个是比较简单的电路设计了,但还是花了很长时间。

4.以后做这种设计一定要列出一个提纲。

5.适合济南大学的大一学生完成课程设计用,大概。

### 回答1: 数字逻辑是计算机科学的一门基础课程,数字时钟则是数字逻辑中经典的案例之一。为了设计数字时钟,首先需要掌握数字逻辑的基础知识,如数字与非门、加法器、时序电路等。 在使用logisim设计数字时钟时,需要首先设置时钟的基本结构。数字时钟一般由秒、分和小时三部分组成,每一部分需要分别处理,最终将它们集成起来。对于每部分,可以使用时序电路或计数器实现。 对于秒部分,可以使用时序电路,通过一个时钟信号使它每秒计数一次。计数到59时,再从0开始计数,同时将信号传递给分部分。对于分部分和小时部分,也可以采用类似的方法进行设计。 通过使用logisim,我们可以进行元件的拖放和连线,实时模拟时间流逝,从而观察时钟的计时效果。如果发现计时出错或不准确,可以通过修改电路来进行调整。 设计数字时钟不仅可以帮助我们加深对数字逻辑的理解,而且可以锻炼我们的电路设计和模拟能力。当然,在实际应用中,数字时钟设计需要考虑更多的因素,如显示屏控制、人机交互等,需要综合考虑多种因素。 ### 回答2: 数字逻辑中用Logisim设计数字时钟的具体步骤如下: 1.首先,需要确定计数器的位数,这决定了时钟的最大显示时间。比如,若选择4位计数器,时钟的最大显示时间为9999,即小时数为99,分钟数和秒钟数均为59。 2.其次,需要根据计数器的位数确定时钟的各个模块,包括时钟的小时数模块、分钟数模块和秒钟数模块。 3.为了使时钟能自行更新,需要选择合适的时钟源,从而为时钟提供稳定的时钟信号。一般情况下,常用的时钟源有定时器和振荡器。定时器的计时方式与CPU的时钟信号类似,是由外高斯信号触发计数器工作;而振荡器则通过振荡来产生稳定的高频脉冲信号。 4.然后,需将时钟源的输出信号连接至计数器,并通过计数器,显示输出模块,从而实现时钟的计时和显示功能。 5.最后,还需在适当的位置上添加复位电路,使时钟能被清零并正确地显示时间。 以上便是数字逻辑中用Logisim设计数字时钟的基本步骤,你可以参照这些步骤来制造你自己的数字时钟,以便真正的效果。
评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值