ram计算机硬件吗,5.3 MIPS RAM设计计算机硬件系统设计.pdf

MI P S R AM设计

实验目的

 理解主存地址基本概念

 掌握存储系统位扩展基本思想

 能构建能同时支持字节、半字、字访问的存储子系统 主存

0

 数据位宽可变

01 200

mov ah, [200] #按字节访存 ah=0x01 02

03

mov ax, [200] #按半字访存 ax=0x0201 04 203

mov eax,[200] #按字访存 eax=0

mov ax, [201] #未对齐

mov eax, [201] #硬件强制对齐到200

1

实验任务：MIPS 存储器设计

 设计支持MIPS Load/Store指令的存储器

 lb lh lw sb sh sw

 字节/半字/字访问

 封装规格

 所需器件：多路选择器，译码器，三态门…

引脚 输入/输出 位宽 功能描述

Addr 输入 12 字节地址 (字访问半字访问时应硬件强制对齐)

Din 输入 32 写入数据，不同访问模式有效数据均存放在最低位，高位忽略

WE 输入 1 写使能，高电平有效

CLK 输入 1 时钟信号，上跳沿有效

Mode 输入 2 访问模式 00 ：字访问，01 ：字节访问，10 ：2字节访问

Dout 输出 32 输出数据，不同访问模式有效数据均存放在最低位，高位忽略

2

输入输出总线控制

Din组成 Dout组成

字写入 Byte3 Byte2 Byte1 Byte0 字读出 Byte3 Byte2 Byte1 Byte0

高半字写入 0000 0000 Byte3 Byte2 高半字读出 0000 0000 Byte3 Byte2

低半字写入 Byte4 Byte3 Byte1 Byte0 低半字读出 Byte4 Byte3 Byte1 Byte0

最高字节写入 0000 0000 Byte4 Byte3 最高字节读出 0000 0000 Byte4 Byte3

次高字节写入 Byte4 Byte3 Byte2 Byte2 次高字节读出 Byte4 Byte3 Byte2 Byte2

次低字节写入 0000 0000 Byte4 Byte1 次低字节读出 0000 0000 Byte4 Byte1

最低字节写入 Byte4 Byte3 Byte2 Byte0 最低字节读出 Byte4 Byte3 Byte2 Byte0