8位并行左移串行转换电路_高速串行总线设计基础（一）同步时序模型介绍

• 前言

• 芯片间通信的时序模型

  • 系统同步

  • 源同步

  • 自同步

• 参考文章

前言

高速信号设计涉及到方方面面的知识积累，也许你认为即使没有掌握甚至没有听过一些高速设计的专业术语，也没有关系？因为专业集成的IP可以帮你解决这一问题，但殊不知，根基不牢，地动山摇，基础不牢固，你永远成不了一个expert，甚至成不了一个出色的工程师。

本系列文章通过联系高速串行的相关知识，从基础到进阶，可以助你很好地理解高速串行设计中的重难点。

短期可助于理解各厂家集成IP，高速协议等，长期有助于技术积累，提高技术修养。相信无论新手还是行家，都会有所收益。

以下是本系列第一篇，同步时序模型介绍。

芯片间通信的时序模型

大体上，有三种时序模型用于芯片间通信，那就是系统同步，源同步以及自同步，下面分别介绍：

系统同步

所谓的系统同步，即在IC之间通信中，外部公共时钟应用于两个IC之间，并用于数据发送以及接收。

系统同步是最常用的同步方式，其示意图如下：