串口接收数据 存储成int_FPGA编写Verilog实现UART串口通信实验

立题简介：

内容：FPGA编写Verilog实现UART串口通信实验；

来源：实际得出；

作用：FPGA编写Verilog实现UART串口通信实验；

仿真环境：Quartus II 11.0；

日期：2019-04-03；

=====================分割线========================

立题详解：

本次介绍“使用编写Verilog实现串口通信实验”，使用“FPGA芯片”为“EP4CE6E22C8”，价格约“15.00RMB/PCS”，“LEs数目”约为“6272”;

本次介绍为“译码器电路”，代码实测可用，简介如下：

i)、“开发环境”：环境为“Quartus II 11.0”；

ii)、FPGA芯片：芯片为“E