作者:FPGA探索者,文章来源:
在FPGA开发过程中不可避免的要使用到一些IP,有些IP是很复杂的,且指导手册一般是很长的英文,仅靠看手册和网络的一些搜索,对于复杂IP的应用可能一筹莫展。
这里以Xilinx为例,在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用,在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。
1. 导入IP
点击“IP Catalog”,选择要使用的IP,双击3处配置IP。
2. 配置IP
点击左上角可以阅读官方的IP说明手册、IP更新信息、常见问题及解决方式。根据实际的需求配置IP的参数,如工作时钟等。
在“Shared Logic”选项中(SRIO、Aurora、JESD204等使用GT的IP核中常常有此选项),如果选择“Include Shared Logic inExample Design”(推荐方式),则在IP核外部的示例工程中生成时钟、复位等必要逻辑,且这些逻辑作为共享逻辑,加入使用多个IP核时,可以共享一些复位等信号,且这些时钟、复位可以被使用者修改;
当选中“Include Shared Logic in Core”(简单)选项时,时钟、复位逻辑等逻辑被包含在IP核中,对其他的IP不可见,这些逻辑也不能被修改(Read-Only)。