计算机组成原理总线接口实现实验,计算机组成原理实验42 实验报告.doc

文档介绍：

计算机组成原理实验42_实验报告学生实验报告

学 院：软 件 学 院

专 业：软 件 工 程

年 级：2010级

学 号： 24320102202460

学 生 姓 名： 高伟

同组学生姓名： 何建明

实验课程名称：计 算 机 组 成 原 理 实 验

实 验 名 称： 具有中断控制功能的总线接口实验

指 导 教 师：曾文华、蔡艺军、廖凌宇

实 验 时 间： 201249 19:00--21:00

实 验 地 点： 漳州校区生化楼603

2012年4月18日

实验目的与要求主要说明本实验要达到的目的和具体的要求(实验将实现的功能)

111111

1掌握中断控制信号线的功能和应用

2掌握在系统总线上设计中断控制信号线的方法

实验设备

1、TD-CMA教学实验系统1台(通过USB串行接口与PC微机相连)

2、PC微机1台

实验原理描述本实验的基本原理

为了实现中断控制,CPU 必须有一个中断使能寄存器,并且可以通过指令对该寄存器进行 操作设计下述中断使能寄存器,其原理如图 4-2-1 所示其中 EI 为中断允许信号,CPU 开中 断指令 STI 对其置 1,而 CPU 关中断指令 CLI 对其置 0每条指令执行完时,若允许中断,CPU 给出开中断使能标志 STI,打开中断使能寄存器,EI 有效EI 再和外部给出的中断请求信号一 起参与指令译码,使程序进入中断处理流程

本实验要求设计的系统总线具备有类 X86 的中断功能,当外部中断请求有效,CPU 允许响 应中断,在当前指令执行完时,CPU 将响应中断当 CPU 响应中断时,将会向 8259 发送两个 连续的 INTA 信号,请注意,8259 是在接收到第一个 INTA 信号后锁住向 CPU 的中断请求信号 INTR(高电平有效) ,并且在第二个 INTA 信号到达后将其变为低电平(自动 EOI 方式) ,所以, 中断请求信号 IR0 应该维持一段时间,直到 CPU 发送出第一个 INTA 信号,这才是一个有效的 中断请求8259 在收到第二个 INTA 信号后,就会将中断向量号发送到数据总线,CPU 读取中 断向量号,并转入相应的中断处理程序中在读取中断向量时,需要从数据总线向 CPU 内总线 传送数据所以需要设计数据缓冲控制逻辑,在 INTA 信号有效时,允许数据从数据总线流向 CPU 内总线其原理图如图 4-2-2 所示其中 RD 为 CPU 从外部读取数据的控制信号

图 4-2-1 中断使能寄存器原理图

内容来自淘豆网www.taodocs.com转载请标明出处.