（原创）加法树乘法器的设计

最新推荐文章于 2023-08-14 22:41:24 发布

weixin_30299539

最新推荐文章于 2023-08-14 22:41:24 发布

阅读量348

点赞数

原文链接：http://www.cnblogs.com/changlong/archive/2008/12/21/1359130.html

版权

闲来之余，写了个加法树乘法器的小程序，此乘法器的最大特点是通过增加资源而提高运行速度，使

两八位数相乘能够在一个周期中完成。

Code
1

module mult(clk,a,b,result);
2

input clk;
3

input [7:0] a;
4

input [7:0] b;
5

output [15:0] result;
7

wire[10:0] result_low;
9

wire[14:0] result_high;
10

reg [7:0] result0;
12

reg [8:0] result1;
13

reg [9:0] result2;
14

reg [10:0] result3;
15

reg [11:0] result4;
16

reg [12:0] result5;
17

reg [13:0] result6;
18

reg [14:0] result7;
19

reg [8:0] out0;
20

reg [10:0] out1;
21

reg [12:0] out2;
22

reg [14:0] out3;
23

function[7:0] mux;
25

input [7:0] operand;
26

input select;
27

begin
28

mux=select?operand:8'b00000000;
29

end
30

endfunction
31

always@(a or b)
32

begin
33

result0<=mux(a,b[0]);
34

result1<=mux(a,b[1])<<1;
35

result2<=mux(a,b[2])<<2;
36

result3<=mux(a,b[3])<<3;
37

result4<=mux(a,b[4])<<4;
38

result5<=mux(a,b[5])<<5;
39

result6<=mux(a,b[6])<<6;
40

result7<=mux(a,b[7])<<7;
41

end
42

always@*
44

begin
45

out0<=result0+result1;
46

out1<=result2+result3;
47

out2<=result4+result5;
48

out3<=result6+result7;
49

end
50

assign result_low=out0+out1;
52

assign result_high=out2+out3;
53

assign result=result_low+result_high;
54

endmodule
55

完整代码及testbench

mult.rar

转载于:https://www.cnblogs.com/changlong/archive/2008/12/21/1359130.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30299539

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

【HDL系列】乘法器(4)——图解Wallace树

纸上谈芯的专栏

04-15

8555

目录一、Wallace树二、Verilog设计一、Wallace树 1963年，C.S.Wallace提出的一种高效快速的加法树结构，被后人称为Wallace树。其基本思想如下在其文章中描述如下： Assuming that all summands are generated simultaneously the best possible first step is to gr...

【HDL系列】乘法器(6)——Radix-4 Booth乘法器

纸上谈芯的专栏

05-26

1万+

目录一、Radix-4 Booth乘法器原理二、Verilog设计一、Radix-4 Booth乘法器原理上文中介绍了基2 Booth乘法器，本文继续介绍基4 Booth乘法器。对于N比特数B来说： N比特数B，将其展开，其中B-1=0：基2 Booth表示为：其基系数为：基4 Booth乘法器的基系数为：所以，上式B可以重写为如下式(位宽为偶数)：将A与B相乘，则：以下是基4 Booth编码表，其中A为被乘数，B为乘数。以下

参与评论您还未登录，请先登录后发表或查看评论

verilog编写的加法树乘法器（流水线）

03-09

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

8 位加法树乘法器

07-25

8 位加法树乘法器

加法器树乘法器

Strive_LiJiaLe的博客

10-03

1394

Verilong代码的练习

VHDL**加法树式乘法器

EDA自学笔记

01-16

2058

采用流水线操作，可以提高运算速度，但8位乘8位消耗了128和逻辑单元。需要注意： SLL逻辑左移（SRL右移），最左边的数会被移出，最右边补0，只能对BIT类型使用；SLA算数左移（SRA右移），最左边的数会被移出，最右边补1；ROL循环左移（ROR右移），最左边的数会被循环移到右边。 BIT类型不能执行‘+’操作。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164...

【【verilog 典型电路设计之加法器树乘法器】】

最新发布

weixin_50965981的博客

08-14

946

verilog 典型电路设计之加法器树乘法器

32位进位选择加法器_【HDL系列】乘法器(7)——Booth中的符号位扩展技巧

weixin_39969568的博客

11-20

931

上文介绍了基4 Booth乘法器，并且设计了具有基本功能的Booth乘法器，其中在文末留下了几个有待优化的问题，本文将优化“生成部分和”与“符号位扩展”两部分，参考：纸上谈芯：【HDL系列】乘法器(6)——Radix-4 Booth乘法器zhuanlan.zhihu.com本文原理部分意译自《Sign Extension in Booth Multipliers》，需要说明的是其中的表述存在多处...

【HDL系列】乘法器(7)——Booth中的符号位扩展技巧

纸上谈芯的专栏

06-14

5997

目录一、无符号乘法符号位扩展原理二、有符号位乘法符号位扩展原理三、Verilog设计文介绍了基4 Booth乘法器，并且设计了具有基本功能的Booth乘法器，其中在文末留下了几个有待优化的问题，本文将优化“生成部分和”与“符号位扩展”两部分，参考：https://zhuanlan.zhihu.com/p/143802580 本文原理部分意译自《Sign Extension in Booth Multipliers》，需要说明的是其中的表述存在多处歧义，且Booth编码表负数认定有误，请注意

C语言_算数表达式求值_课程设计报告.doc

07-02

3. 运算符包括基本的加法(+), 减法(-), 乘法(*), 除法(/)以及括号。 4. 表达式可以包含嵌套的括号，需要处理括号内的子表达式优先计算。三．总体方案设计为了实现这个功能，采用以下策略： 1. 使用双链表数据...

八位乘法器的实现原理

02-21

这是本人在61EDA中国电子网下载的资源，是我转载的只是想和大家分享一下！

Python编写的2^n位kogge-stone树形加法器Verilog代码生成

01-10

可利用以上代码生成2^n位的kogge-stone树形加法器，先运行Python代码然后和里面的两个.v文件一起即可综合出相应位数的kogge-stone加法器

基于StratixⅡ的加法树设计及其应用

12-06

数字信号处理(DSP)技术在许多领域内具有广泛的用途，如雷达、图像处理、数据压缩、数字电视和数据通信等。加法器和乘法器是构成所有DSP系统的基本结构，而加法运算是最基本的算术运算，无论是减法、乘法、除法或FFT运算，最终都要分解为加法运算。随着在FPGA设计中加法功能需求的日益增长，加法树规模的日益增大，人们提出了很多实现加法功能的设计方法，以期在高的运算速度与低的逻辑占用之间求得最佳的实现效果。StratixⅡ是Altera公司推出的新一代高端FPGA，他采用了不同于以往系列FPGA的逻辑结构——自适应逻辑模块(ALM)，这种ALM结构可以说是FPGA构架方面的革命。StratixⅡALM模

加法树乘法器、串行乘法器、查找表乘法器和并行乘法器——到乘法累加器实现

weixin_43170463的博客

10-16

1894

并行乘法器 加法树乘法器 有半加器和全加器，纯组合逻辑的乘法器电路，下面设置8*1乘法器加法树乘法器 1编写函数 function [7:0] mut8_1 ； //函数名位宽默认为输出变量 input sel； //输入位信号，相当于b input [7:0] oprand; //相当于a begin assign mut8_1 = sel?oprand:8'b0000_0000 //sel为1，选择其本身选择器实现0*a或者1*a end endfun...

数字电路基础知识——组合逻辑电路之乘法器的设计（一）—— 并行、移位相加、加法树、查找表乘法器