MCU通过FPGA/CPLD扩展TFT LCD Driver的通用设计架构

 1 MCU扩展TFT LCD Driver通用设计架构：
 2 
 3 [MCU] + [Cache] + [FPGA/CPLD]
 4 ----------------------------------
 5  1. [ Cache     ]: SRAM or SDRAM
 6  2. [ FPGA/CPLD ]: Cache_WR and LCD_DRIVER
 7  
 8     其中的Cache_WR有下面两种设计形式：
 9           2.1 FIFO + FIFO_WR + SRAM_WR/SDRAM_WR
10           2.2 SRAM_WR/SDRAM_WR
11 
12 -----------------------------------
13 LCD_DRIVER: 需要连续的产生LCD时序和数据
14 MCU：       外部数据是间歇式小批量写入
15             若加入FIFO可以实现MCU的连续写入
16 
17 ---------------------------------
18 TFT Type Parameter    
19 (1)480*272@60Fps   ：DCLK= 9.2MHz        
20 (2)640*480@60Fps   ：DCLK= 25MHz
21 (3)800*480@60Fps   ：DCLK= 33.3MHz
22 ------------------------------------

转载于:https://www.cnblogs.com/fishplj2000/archive/2012/03/01/2375481.html