排序:
默认
按更新时间
按访问量

基于Xilinx的RapidIO核配置和AXI-SRIO核设计

Rapid IO协议由于无主机,且各设备之间可以并行交换信息,所以广泛应用于对交换速率要求高,且交互复杂的应用中。Xilinx现在有支持Serial RapidIO Gen2的核,可以应用在此场景中,但Xilinx 的 Rapid IO 核对外接口仅有 AXI 流接口 , 且对各类数据流的处理需要...

2018-03-27 11:14:10

阅读数:240

评论数:0

MAX10调试NIOS笔记

之前没怎么用ALTERA的器件,最近用MAX10做嵌入式NIOS,MAX10是ALTERA推出的低价FPGA,且内置FLASH,比较适合成本敏感,且要求功能又复杂的应用。1、生成SOF文件和elf文件。我用的是Quartus Prime 17.1,在Quartus软件中启动Platform des...

2018-02-11 23:26:54

阅读数:185

评论数:0

采用Vivado 配置xilinx GTX的SATA设计

从Vivado开始,配置GTX的时候,多了一个SATA协议支持,但有些小地方还需要自己另外设置。整理了一下,分享给大家。首先打开Transceivers wizard:打开页签,线速率和参考时钟选择,在协议里面选择SATA2或者SATA3,设置参考时钟。选择编码和时钟设置,设置外部数据宽度为32位...

2017-11-20 18:01:25

阅读数:1054

评论数:0

采用CPLD或者FPGA显示TFT液晶屏

一般带显示控制器的MCU价格比较高,且驱动较大显示分辨率的液晶屏需要的显存较大,所以很多人采用CPLD(FPGA)+SDRAM用来取代显示控制器,从而MCU的选择范围可以更大。本文介绍了此种设计的部分内容。 图1 硬件设计框图 首先最重要的接口是LCD接口,需要严格按照LCD操作时序输出行场扫...

2017-07-10 19:40:24

阅读数:1733

评论数:0

提示
确定要删除当前文章?
取消 删除
关闭
关闭