Xilinx ISE Design Suit 10.1快速上手

                                                             ISE Design Suit 10.1界面布局

1、创建工程

---->点击File > New Project... ，在弹出的对话框按图填写

 

 

---->点击Next  ，在弹出的对话框按图填写

---->一路点击Next，最后点击Finish

2、建立HDL源文件---->以Verilog为例

---->右键单击工程管理区空白处，在弹出的快捷菜单里选择New Source...

---->在弹出的对话框点击Verilog Module，文件名写入counter，如图

---->按照下图进行填写

---->一路点击Next，最后点击Finish

---->源文件如图所示

---->使用代码模板完成设计

---->点击Edit → Language Templates… 弹出Language Templates对话框，点击Window → Tile
       Vertically使源码文件与模板文件同时可见，如图

---->点击“+”号，找到如下模板Verilog → Synthesis Constructs → Coding Examples → Counters → Binary →