计算机组成原理延迟时间ty,计算机组成原理2013-第十九讲

《计算机组成原理2013-第十九讲》由会员分享，可在线阅读，更多相关《计算机组成原理2013-第十九讲(32页珍藏版)》请在人人文库网上搜索。

1、计算机组成原理,舒燕君,计算机科学与技术学院,第十九讲,6.4 浮点四则运算,一、浮点加减运算,x = Sx 2jx,y = Sy 2jy,1. 对阶,(1) 求阶差,(2) 对阶原则,j = jx jy =,jx= jy 已对齐,jx jy,jx jy,x 向 y 看齐,y 向 x 看齐,x 向 y 看齐,y 向 x 看齐,小阶向大阶看齐,jx1,jy+1,jx+1,jy1,3. 规格化,(1) 规格化数的定义,(2) 规格化数的判断,S0,真值,原码,补码,反码,规格化形式,S 0,规格化形式,真值,原码,补码,反码,原码 不论正数、负数，第一数位为1,补码 符号位和第 一数位不同,6.4。

2、,特例,S = 1, 1补 是规格化的数,6.4,5. 溢出判断,设机器数为补码，尾数为 规格化形式，并假 设阶符取 2 位，阶码的数值部分取 7 位，数符取 2 位，尾数取 n 位，则该 补码 在数轴上的表示为,2127(1), 2-128(2-1+ 2-n),2-1282-1,2127(12-n),阶码 01, ,阶码 01, ,阶码 10, ,按机器零处理,6.4,6.5 算术逻辑单元,一、ALU 电路,组合逻辑电路 Ki 不同取值 Fi 不同,四位 ALU 74181,M = 0 算术运算,M = 1 逻辑运算,S3 S0 不同取值，可做不同运算,二、快速进位链,1. 并行加法器,= 。

3、Ai Bi + (Ai+Bi)Ci-1,di = Ai Bi 本地进位,ti = Ai + Bi 传送条件,则 Ci = di + tiCi-1,6.5,2. 串行进位链,进位链,传送进位的电路,串行进位链,进位串行传送,以 4 位全加器为例，每一位的进位表达式为,C0 = d0 + t0C-1,C1 = d1 + t1C0,C2 = d2 + t2C1,C3 = d3 + t3C2,4 位 全加器产生进位的全部时间为 8ty,n 位全加器产生进位的全部时间为 2nty,设与非门的级延迟时间为ty,6.5,3. 并行进位链,n 位加法器的进位同时产生,以 4 位加法器为例,C0 = d0 + 。

4、t0C-1,C1 = d1 + t1C0,C2 = d2 + t2C1,C3 = d3 + t3C2,= d1 + t1d0 + t1t0C-1,= d2 + t2d1 + t2t1d0 + t2t1t0C-1,= d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1,(先行进位，跳跃进位),当 di ti 形成后，只需 2.5ty 产生全部进位,设与或非门的延迟时间为 1.5ty,6.5,n 位全加器分若干小组，小组中的进位同时产生， 小组与小组之间采用串行进位,当 di ti 形成后,经 2.5 ty,5 ty,7.5 ty,1 0 ty,(1) 单重分组。

5、跳跃进位链,产生 C3 C0,产生 C7 C4,产生 C11 C8,产生 C15 C12,6.5,以 n = 16 为例,(2) 双重分组跳跃进位链,n 位全加器分若干大组，大组中又包含若干小组。每个大组中小组的最高位进位同时产生。大组与大组之间采用串行进位。,以 n = 32 为例,6.5,(3) 双重分组跳跃进位链 大组进位分析,C3 = d3 + t3C2 = d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1,以第 8 小组为例,D8 小组的本地进位 与外来进位无关,T8 小组的传送条件 与外来进位无关 传递外来进位,C7 = D7 + T7C3,C。

6、11= D6 + T6C7,进一步展开得,C15 = D5 + T5C11,C3 = D8+T8C-1,C7 = D7+T7C3,C11 = D6+T6C7,C15 = D5+T5C11,第 7 小组,第 6 小组,第 5 小组,同理,D8,T8,= D7+T7D8+T7T8C-1,= D6+T6D7+T6T7D8+T6T7T8C-1,= D5+T5D6+T5T6D7+T5T6T7D8+T5T6T7T8C-1,6.5,(4) 双重分组跳跃进位链的 大组 进位线路,以第 2 大组为例,6.5,(5) 双重分组跳跃进位链的 小组 进位线路,以第 8 小组为例,只产生 低 3 位 的进位和 本小组的。

7、 D8 T8,6.5,(6) n =16 双重分组跳跃进位链,C1412,C108,C64,C20,C-1,经 5 ty,经 7.5 ty,经 3 2 ty,经 1 0 ty,产生 C2、C1、C0、D5 D8、T5 T8,产生 C15、 C11、 C7、 C3,产生 C14C12、 C10C8 、 C6C4,产生 全部进位,产生 全部进位,6.5,经 2.5 ty,当 di ti 和C-1形成后,串行进位链,单重分组跳跃进位链,(7) n =32 双重分组跳跃进位链,当 di ti 形成后,产生 C2、C1、C0、D1 D8、T1 T8,产生 C15、 C11、 C7、 C3,产生 C18 。

8、C16、 C14C12、 C10C8 、 C6C4 C31、 C27、 C23、 C19,产生 C30C28、 C26 C24、 C22 C20,经 2.5 ty,5 ty,7.5 ty,1 0 ty,6.5,第章 指 令 系 统,7.1 机 器 指 令,一、指令的一般格式,1. 操作码,反映机器做什么操作,(1) 长度固定,(2) 长度可变,用于指令字长较长的情况,，RISC,如 IBM 370,操作码 8 位,操作码分散在指令字的不同字段中,(3) 扩展操作码技术,操作码的位数随地址数的减少而增加,4 位操作码,8 位操作码,12 位操作码,16 位操作码,最多15条三地址指令,最多15条。

9、二地址指令,最多15条一地址指令,16条零地址指令,7.1,三地址指令操作码 每减少一种可多构成 24 种二地址指令,二地址指令操作码 每减少一种可多构成 24 种一地址指令,7.1,2. 地址码,(1) 四地址,(2) 三地址,8 6 6 6 6,A1 第一操作数地址,A2 第二操作数地址,A3 结果的地址,A4 下一条指令地址,若 PC 代替 A4,8 8 8 8,4 次访存,4 次访存,寻址范围 26 = 64,寻址范围 28 = 256,若 A3 用 A1 或 A2 代替,7.1,(3) 二地址,8 12 12,或,4 次访存,若ACC 代替 A1(或A2),若结果存于 ACC,(4)。

10、 一地址,(5) 零地址,8 24,无地址码,2 次访存,寻址范围 212 = 4 K,寻址范围 224 = 16 M,3次访存,7.1,二、指令字长,指令字长决定于,操作码的长度,指令字长 = 存储字长,2. 指令字长 可变,操作数地址的长度,操作数地址的个数,1. 指令字长 固定,按字节的倍数变化,7.1,小结,当用一些硬件资源代替指令字中的地址码字段后,当指令的地址字段为寄存器时,可扩大指令操作数的寻址范围,可缩短指令字长,可减少访存次数,三地址 OP R1, R2, R3,二地址 OP R1, R2,一地址 OP R1,指令执行阶段不访存,可缩短指令字长,7.1,7.2 操作数类型和操。

11、作种类,一、操作数类型,无符号整数,定点数、浮点数、十进制数,ASCII,逻辑运算,二、数据在存储器中的存放方式,字地址 为 低字节 地址,字地址 为 高字节 地址,存储器中的数据存放(存储字长为 32 位),7.2,三、操作类型,1. 数据传送,寄存器,寄存器,寄存器,寄存器,存储器,存储器,存储器,存储器,置“1”，清“0”,2. 算术逻辑操作,加、减、乘、除、增 1、减 1、求补、浮点运算、十进制运算,与、或、非、异或、位操作、位测试、位清除、位求反,如 8086,MOVE,STORE,LOAD,MOVE,PUSH,POP,例如,MOVE,MOVE,7.2,ADD SUB MUL DIV。

12、 INC DEC CMP NEG AAA AAS AAM AAD AND OR NOT XOR TEST,3. 移位操作,算术移位,4. 转移,(1) 无条件转移 JMP,(2) 条件转移,结果为零转 (Z = 1) JZ,结果溢出转 (O = 1)JO,结果有进位转(C = 1)JC,跳过一条指令 SKP,循环移位(带进位和不带进位),如,逻辑移位,完成触发器,7.2,(3) 调用和返回,CALL SUB1,CALL SUB2,CALL SUB2,RETURN,RETURN,7.2,IN AX, n,OUT DX, AL,OUT n, AX,OUT DX, AX,(4) 陷阱(Trap)与陷阱指令,意外事故的中断,设置供用户使用的陷阱指令,如 8086 INT TYPE 软中断,提供给用户使用的陷阱指令，完成系统调用,5. 输入输出,IN AL, DX,IN AX, DX,7.2,如,如,IN AL, n,OUT n, AL,7.3 寻 址 方 式,寻址方式,确定 本条指令 的 操作数地址 下一条 欲执行 指令 的 指令地址,寻址方式,7.3 寻 址 方 式,一、指令寻址,顺序,跳跃,由转移指令指出。