计算机组成原理-加法器

笔记

理解

1. 对于公式的理解
   

Si为和输出，由Ai,Bi和Ci进行相加
Ci+1为进位输出，三个数中，只要有至少两个1则必进位。

知识点

对于一位全加器（FA）

1. 每级异或门延迟3T,所以Si的时间延迟为6T
2. Ci+1的延迟时间为3T+1T+1T（一个或门或者异门的时间延迟为1T,通常被作为度量单位），在进位器中，有两个1T和1个3T.
   对于多位全加器
3. 每级异或门延迟3T,所以Si的时间延迟为6T
4. Ci+1的时间延迟变为3T+1T+1T-3T=2T.为什么减去3T?按理说，应该是5T,但值得注意的是在多为全加器中，进位是需要一级一级进位计算的，但是Ai和Bi是直接输入到每一个单个全加器。所以，对于C来说，A,B（异或门的3T延迟时间）是在等待C的进行。所以可以减去3T.