第二章 1位全加器的设计电路

约定:

1.与非门、或非门、非门的传输延迟时间为1个单位时间,记1T
2.与、或门的传输延迟时间为2个单位时间,记2T
3.异或、同或门的传输延迟时间为3个单位时间,记3T

在这里插入图片描述
图 1    C i + 1 = A i B i + ( A i ⊗ B i ) C i 图1 \ \ C_{i+1}=A_iB_i+(A_i \otimes B_i)C_i 1  Ci+1=AiBi+(AiBi)Ci
在这里插入图片描述
图 2   A i B i ‾   ∙ ( A i ⊗ B i )   C i ‾ ‾ 图2 \ \overline { \overline {A_i B_i} \ \bullet \overline{(A_i \otimes {B_i}) \ C_i } } 2 AiBi (AiBi) Ci
实现1位全加器时应该选用上述2图中哪一种方案?

  • 0
    点赞
  • 19
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值