计算机组成原理芯片计算,计算机组成原理_运算器组成实验.doc

计算机组成原理_运算器组成实验

南通大学计算机科学与技术学院上机实验报告

课程名称：计算机组成原理 年级：上机日期：2014姓名：班级:实验名称：运算器组成实验

一、目的

一、实验目的

1.掌握算术逻辑运算单元(ALU)的工作原理。

2.熟悉简单运算器的数据传送通路。

3.掌握8位补码加/减法运算器的设计方法。

4.掌握运算器电路的仿真测试方法。

做好实验预习，掌握运算器的数据传送通路和ALU的功能特性。 实验完毕，写出实验报告二、Quartus Ⅱ

硬件平台:：现行的XP，WIN7，64位机都可以使用

三、

实验参考电路如下图所示，下图(a)是1位全加器的电路原理图，图(b)是由1位全加器采用行波进位方法设计的多位补码加/减法运算器。

1.设计一个8位补码加/减法运算器

参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。创建波形文件，对该8位补码加/减法运算器进行功能仿真测试测试通过后，封装成一个芯片。 设计8位运算器通路电路

参考下图2，利用实验任务1设计的8位补码加/减法运算器芯片建立运算器通路。

实验电路图如下：

3．利用仿真波形，测试数据通路的正确性。

设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。

(1)在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7~BUS0上的值与IN0~IN7端输入的数据是否一致。序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS0(2)给DR1存入55H，检查数据是否存入，请说明检查方法。序号nsw-busnR0-BUSLDRLDR2LDR3mnalu-busIN7~IN0BUS7~BUS0101上升沿000155H55H2110上升沿00100HZZH300上升沿000100H00H41000上升沿0155HZZH5100000055H55H(3)给DR2存入AAH，检查数据是否存入，请说明检查方法。序号nsw-busnR0-BUSLDRLDR2LDR3mnalu-busIN7~IN0BUS7~BUS0101上升沿0001AAHAAH2110上升沿00100HZZH300上升沿000100H00H41000上升沿0100HZZH5100000055HAAH

(4)完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS00155210上升沿01300上升沿01AA410上升沿0151000FF

(5)完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS01155210上升沿11300上升沿11AA410上升沿1151010AB②计算55-AA，波形图，时序图为：

序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS01155210上升沿11300上升沿11AA410上升沿1151010AB

(6)求12H+34H-56H，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查方法。序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS001552100上升沿01300上升沿01AA4100上升沿01510上升沿00466100上升沿11700上升沿118100上升沿11910010F0

五、问题及心得

这次实验，自己动手设计了8位的二进制加减法器，而