超前进位加法器实验报告_北科大第二次计组实验报告超前进位加法器

北科大第二次计组实验报告超前进位加法器

北京科技大学 计算机与通信工程学院实 验 报 告实验名称： 超前进位加法器 学生姓名： 专 业： 计算机科学与技术 班 级： 学 号： 指导教师： 实验成绩： 实验地点： 实验时间： 2015 年 5 月 28 日1、实验目的与实验要求1、实验目的(1)掌握静态随机存储器的基本结构；(2)掌握静态随机存储器 RAM 工作特性及数据的读写方法；(3)掌握超前进位加法器的原理及其设计方法；(4)理解使用超前进位逻辑设计 ALU 的方法；(5)掌握乘法器的原理及其设计方法；(6)熟悉 FPGA 应用设计及 QuartusⅡ软件的使用。2、实验要求(1)验证静态随机存储器的读写功能；(2)用 QuartusⅡ软件设计一个超前进位加法器；(3)用 QuartusⅡ软件设计一个阵列乘法器。二、实验设备(环境)及要求Window 8， QuartusⅡ软件三、实验内容与步骤1、实验 1(1)实验内容验证静态随机存储的读写功能：(2)主要步骤①关闭实验系统电源，在断电状态下按图 3.15 所示连接实验电路，并检查无误。②将时序单元的状态开关置为“单步”档，MEM 单元的编程开关置为“运行”档。③将 CON 单元的 IOR 开关置为 1(使 IN 单元无输出)，打开电源开关，如果听到有“嘀”报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。④给存储器写入数据：要先写地址，后写数据。写存储器的流程如图 3.16 所示(以向 00 地址单元写入 11H 为例)：读存储器的流程如图 3.17 所示(以从 00 地址单元读出 11H 为例)：⑤根