计算机组成简答题,自考计算机组成原理练习题：简答题

1. 8位无符号整数和8位定点原码整数的表示范围分别是多少？

2. 在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？

3. SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1”？

4、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。

5. 存储器芯片中采用地址复用技术有什么优点？

6. 在“Cache－主存－辅存”三级存储体系中，“Cache－主存”结构与“主存－辅存”结构的引入各为了解决什么问题？

7. 在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？

8. 微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？

9. 总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。

10. 何谓存储总线？何谓I/O总线？各有何特点？

11. 何谓同步传送方式？何谓异步传送方式？

12. 计算机系统中异步控制方式的三个主要特点是什么？

13. 在字符显示器中，何时访问一次字符发生器？其地址码如何形成？

14. 请说明常见的中断处理程序入口产生方法。

15. 以DMA方式实现传送，大致可分为哪几个阶段？

16. 请比较说明中断方式与DMA方式的异同(产生方式、处理方式、应用场合等方面)。

答案：

1.① 8位无符号整数的范围：0－255.　　② 8位定点原码整数的范围：-127－127.

2.① 阶码为正，表示将尾数扩大。　　② 阶码为负，表示将尾数缩小。　　③ 尾数的正负代表浮点数的正负。

3.① SRAM依靠双稳态电路(内部交叉反馈)存储信息，其中一种稳态为0，另一种稳态则为1.　　② DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0.

4.① 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。　　② 动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0.集成度高，功耗小，速度悄慢，需定时刷新。

5.要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。

6.① “Cache－主存”结构的引入是为了解决主存与CPU速度不匹配的问题。　　② “主存－辅存”结构的引入是为了解决主存储器容量不足的问题。

7.① 程序计数器PC，提供取指地址，从而控制程序执行顺序。　　② 指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。　　③ 状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。

8.① 微程序控制器是从控制存储器中读取微指令，从而产生微指令。　　② 一条微指令包含的微指令控制实现一步(一个时钟周期)操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。

9.① 按数据传送的格式分为：串行接口、并行接口。　　② 按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。

10.① 存储总线是连接CPU和主存储器之间的专用总线，速度高。　　② I/O总线是连接主机(CPU、M)与I/O设备之间的总线，可扩展性好。

11.① 同步方式：数据传送由一个统一的时序信号同步定时(或：从同一个公共的时钟信号中获得定时信号)。有固定的时钟周期、总线周期划分。　　② 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。

12.系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。

13.① 每当点(列)计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。　　② 由缓冲存储器读出的字符代码作为高位地址，线(行)计数器的计数值作为低位地址。

14.现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码(如中断类型码)，CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。

15.① DMA传送前的预置阶段(DMA初始化)　　② 数据传送阶段(DMA传送)　　③ 传送后的结束处理　　16.　　① 相同点：二者都由随机请求引起。　　② 不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。