计算机组成原理片级逻辑图,《组成原理》综合题库

计算题：

1.

将二进制数101101.101转换为十进制数、八进制数和十六进制数。

2. 已知[x]原＝10110101，求真值x及其x的补码和反码。

3.

某计算机字长为8位，X=-0.01011，要求用补码算术移位方法求得下列机器数：

(1)[0.5x]补

(2)[2x]补

(3)[0.25x]补

4. 已知x＝10101110，y＝10010111，求：

(1)x∨y

(2)x∧y

5.

用原码加减交替除法求x/y=？，x=5，y=2.写出分步计算过程及答案(商、余数)。

答案：

1.

(1)先将101101.101B展开成多项式

101101.101B＝1×25+1×23+1×22+1×20+1×2－1+1×2－3＝45.625

(2)101101.101B＝55.5O

(3)101101.101B＝2D.AH

2.

(1)真值＝-0110101

(2)[X]补＝11001011

(3)[X]反＝11001010

3.

[X]补＝1.1010100

[X]补算术右移1位得：[1/2]补＝1.1101010

[X]补算术左移1位得：[2X]补＝1.0101000

[1/2X]补算术右移1位得：[1/4X]补＝1.1110101

4.

(1)x∨y＝10101110∨10010111＝10111111

(2)x∧y＝10101110∧10010111＝10000110

5.

x=5，则|x|=00000101(扩展为8位)

y=2，则|y|=0010、-|y|=1110

结果：商(0010)2=(2)10

余0001

自考《计算机组成原理》综合题库--选择题

2007-1-19　16:57

页面功能 【字体：大 中 小】【打印】【关闭】

1. CPU包括(　　)两部分。

A、ALU和累加器

B、ALU和控制器

C、运算器和控制器

D、ALU和主存储器

2. 计算机运算速度的单位是(　　)。

A、MTBF

B、MIPS

C、MHZ

D、MB

3. 若十六进数微AC.B，则其十进制数为(　　)。

A、254.54

B、2763

C、172.6875

D、172.625

4. 若十进制数据为137.5则其八进制数为(　　)。

A、89.8

B、211.4

C、211.5

D、1011111.101

5. 若x补=0.1101010，则x原=(　　)。

A、1.0010101

B、1.0010110

C、0.0010110

D、0.1101010

6.

若脂用双符号位，则发生正溢的特征是：双符号位为(　　)。

A、00

B、01

C、10

D、11

7. 补码加法运算是指(　　)。

A、操作数用补码表示，连同符号位一起相加

B、操作数用补码表示，根据符号位决定实际操作

C、将操作数转化为原码后再相加

D、取操作数绝对直接相知，符号位单独处理

8. 原码乘法是(　　)。

A、先取操作数绝对值相乘，符号位单独处理

B、用原码表示操作数，然后直接相乘

C、被乘数用原码表示，乘数取绝对值，然后相乘

D、乘数用原码表示，被乘数取绝对值，然后相乘

9. 原码加减交替除法又称为不恢复余数法，因此(　　)。

A、不存在恢复余数的操作

B、当某一步运算不够减时，做恢复余数的操作

C、仅当最后一步余数为负时，做恢复余数的操作

D、当某一步余数为负时，做恢复余数的操作

10. 浮点加减中的对阶的方法是(　　)。

A、将较小的一个阶码调整到与较大的一个阶码相同

B、将较大的一个阶码调整到与较小的一个阶码相同

C、将被加数的阶码调整到与加数的阶码相同

D、将加数的阶码调整到与被加数的阶码相同

11. 在下列几种存储器中，CPU可直接访问的是(　　)。

A、主存储器

B、磁盘

C、磁带

D、光盘

12.

若存储周期100ns，每次读出一个字节，则该存储器的数据传输率为(　　)。

A、32×106位/秒

B、8×106位/秒

C、80Mb/秒

D、80×106位/秒

13. 静态半导体存储器SRAM指(　　)。

A、在工作过程中，存储内容保持不变

B、在断电后信息仍能维持不变

C、不需动态刷新

D、芯片内部有自动刷新逻辑

14. 半导体静态存储器SRAM的存储原理是(　　)。

A、依靠双稳态电路

B、依靠定时刷新

C、依靠读后再生

D、信息不再变化

15. 高速缓冲存储器Cache一般采取(　　)。

A、随机存取方式

B、顺序存取方式

C、半顺序存取方式

D、只读不写方式

16. 虚地址是(　　)。

A、不存在的地址

B、用户编程可使用的地址

C、主存地址

D、磁盘地址

17. 堆栈指针SP的内容是(　　)。

A、栈顶单元内容

B、栈顶单元地址

C、栈底单元内容

D、栈底单元地址

18.

为了缩短指令中某个地址段的位数，有效的方法是采取(　　)。

A、立即寻址

B、变址寻址

C、间接寻址

D、寄存器寻址

19. 如果按变址方式读取操作数，则有效地址是指(　　)。

A、指令中直接给出的地址

B、变址计算获得的地址

C、变址寄存器中存放的地址

D、基址寄存器中存放的地址

20. 在向上生长的堆栈中，如果出栈指令POPx的操作定义为：

M(x)←M(SP)；SP←(SP)-1则入栈指令PUSH

X应定义为(　　)。

A、M(SP)←M(x)；SP←(SP)＋1

B、M(SP)←M(x)；SP←(SP)－1

C、SP←(SP)＋1；M(SP)←M(x)

D、SP←(SP)－1；M(SP)←M(x)

21.

在微程序控制的计算机中，若要修改指令系统，只要(　　)。

A、改变时序控制方式

B、改变微指令格式

C、增加微命令个数

D、改变控制存储器的内容

22. 在不同速度的设备之间传送数据，(　　)。

A、必须采用同步控制方式

B、必须采用异步控制方式

C、可以选用同步方式，也可选用异步方式

D、必须采用应答方式

23. 挂接在总线上的多个部件(　　)。

A、只能分时向总线发送数据，并只能分时从总线接收数据

B、只能分时向总线发送数据，但可同时从总线接收数据

C、可同时向总线发送数据，并同时从总线接收数据

D、可同时向总线发送数据，但只能分时从总线接收数据

24. 总线的数据通路宽度是指(　　)。

A、能一次并行传送的数据位数

B、可依次串行传送的数据位数

C、单位时间内可传送的数据位数

D、可一次传送的数据的最大值

25. 串行接口是指(　　)。

A、接口与系统总线之间串行传送，接口与I/O设备之间串行传送

B、接口与系统总线之间串行传送，接口与I/O设备之间并行传送

C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送

D、接口与系统总线之间并行传送，接口与I/O设备之间并行传送

答案：

1－5 C B C B D

6-10 B A A C A

11-15 A D C A A

16-20 B B D B C

21-25 D C B A C

1.

系统软件主要包括：___________和___________及诊断程序等。

2.

任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为___________，其中第i位的权为___________.

3.

8421BCD码中，十进制数字“5”的BCD码的前面加上奇校验位后，为___________.

4. 设字长8位(含1位符号位)，真值X=-1011，则[X]原=

___________.

5.

在浮点加法算中，当尾数需要右移时，应进行舍入处理。常用的舍入方法有___________和___________这两种。

6.

按照存储器的不同工作方式可以将存储器分为随机存取存储器(RAM)、

___________、顺序存取存储器(SAM)和___________.

7.

有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择___________.

8.

与静态MOS型存储器相比，动态MOS型存储器的最大特点是存储信息需要不断地___________.

9.

主存储器进行两次连续、独立的操作(读/写)之间所需的时间称作___________.

10. 程序访问的___________为Cache的引入提供了理论依据。

11.

某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有 ___________种指令。

12.

如果零地址指令的操作数在内存中，则操作数地址隐式地由___________来指明。

13.

如指令中给出形式地址为D，则间接寻址方式获得操作数的有效地址为___________.

14.

如果说变址寻址方式主要是面向用户的，那么基址寻址一般是面向___________的。

15.

在CPU的状态寄存器中，常设置以下状态位：零标志位(Z)，负标志位(N)，___________和___________.

16.

在组合逻辑控制器中，当一条指令取出后，组合逻辑网络的输出分两部分，其主要部分是产生执行该指令所需的___________，另一部分送到___________，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。

17.

在微程序控制中，一个节拍中所需要的一组微命令，被编成一条___________.

18. 系统总线是用来连接___________的总线。

19.

输入输出的目的是实现___________和___________之间的信息传送。

20.

目前微机系统上使用的鼠标器有两种类型，一种是___________，另一种是___________.

21. 在现有的外存储器中，启示密度最高的是___________.

22.

可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是___________；键盘输入请求中断是___________.

23.

在不改变中断响应次序的条件下，通过___________可以改变中断处理次序。

24.

在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一特定的服务，这可以由CPU中的___________触发器和为中断源设置的___________触发器控制实现。

25. 通道程序在内存中的首地址由___________给出。

答案：

1.操作系统，语言处理程序

2.16，16i

3.10101

4.10001011

5.0舍1入法，恒置1法

6.只读存储器(ROM)，直接存取存储器(DAM)

7.动态RAM

8.刷新

9.主存读/写周期(TM)

10.局部性原理

11.256

12.堆栈指针(SP)

13.以D为地址的存储单元的内容

14.系统

15.溢出标志位(V)，进位或借位标志位(C)

16.控制信号，时序计数器

17.微指令

18.系统内部各大部件

19.CPU，外设

20.机械式的，光电式的

21.光盘存储器

22.内中断，外中断

23.改写中断屏蔽字

24.中断允许，中断屏蔽

25.通道地址字

自考《计算机组成原理》综合题库--简答题

2007-1-19　16:54

页面功能 【字体：大 中 小】【打印】【关闭】

1.

8位无符号整数和8位定点原码整数的表示范围分别是多少？

2.

在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？

3.

SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1”？

4、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。

5. 存储器芯片中采用地址复用技术有什么优点？

6.

在“Cache－主存－辅存”三级存储体系中，“Cache－主存”结构与“主存－辅存”结构的引入各为了解决什么问题？

7.

在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？

8.

微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？

9.

总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。

10. 何谓存储总线？何谓I/O总线？各有何特点？

11. 何谓同步传送方式？何谓异步传送方式？

12. 计算机系统中异步控制方式的三个主要特点是什么？

13.

在字符显示器中，何时访问一次字符发生器？其地址码如何形成？

14. 请说明常见的中断处理程序入口产生方法。

15. 以DMA方式实现传送，大致可分为哪几个阶段？

16.

请比较说明中断方式与DMA方式的异同(产生方式、处理方式、应用场合等方面)。

答案：

1.① 8位无符号整数的范围：0－255.

② 8位定点原码整数的范围：-127－127.

2.

① 阶码为正，表示将尾数扩大。

② 阶码为负，表示将尾数缩小。

③ 尾数的正负代表浮点数的正负。

3.

①

SRAM依靠双稳态电路(内部交叉反馈)存储信息，其中一种稳态为0，另一种稳态则为1.

②

DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0.

4.

①

静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。

②

动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0.集成度高，功耗小，速度悄慢，需定时刷新。

5.

要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。

6.

①

“Cache－主存”结构的引入是为了解决主存与CPU速度不匹配的问题。

②

“主存－辅存”结构的引入是为了解决主存储器容量不足的问题。

7.

① 程序计数器PC，提供取指地址，从而控制程序执行顺序。

②

指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。

③

状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。

8.

①

微程序控制器是从控制存储器中读取微指令，从而产生微指令。

②

一条微指令包含的微指令控制实现一步(一个时钟周期)操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。

9.

① 按数据传送的格式分为：串行接口、并行接口。

②

按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。

10.

① 存储总线是连接CPU和主存储器之间的专用总线，速度高。

②

I/O总线是连接主机(CPU、M)与I/O设备之间的总线，可扩展性好。

11.

①

同步方式：数据传送由一个统一的时序信号同步定时(或：从同一个公共的时钟信号中获得定时信号)。有固定的时钟周期、总线周期划分。

②

异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。

12.

系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。

13.

①

每当点(列)计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。

②

由缓冲存储器读出的字符代码作为高位地址，线(行)计数器的计数值作为低位地址。

14.

现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码(如中断类型码)，CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。

15.

① DMA传送前的预置阶段(DMA初始化)

② 数据传送阶段(DMA传送)

③ 传送后的结束处理

16.

① 相同点：二者都由随机请求引起。

②

不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。

自考《计算机组成原理》综合题库--改错题

2007-1-19　16:47

页面功能 【字体：大 中 小】【打印】【关闭】

1.　运算器的功能就是执行加、减、乘、除四则运算。

2.　已知x=0.1011，那么[-x]补为1.0101，[x/2]补为0.11011.

3.　1KB=1000字节

4.　两个定点数相减，不会产生溢出。

5.　主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。

6.　在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。

7.　在虚拟存储器中，常将存储空间按程序模块大小划分为若干页。

8.　二地址指令中，操作数的物理位置可安排在两个主存单元。

9.　在寄存器寻址方式中，指定寄存器中存放的是操作数地址。

10.　位操作类指令的功能是对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置。

11.　一条机器指令由一段微指令编成的维程序来解释执行。

12.　指令周期、机器周期和工作脉冲构成三级时序系统。

13.　减少控制存储器容量，是设计微程序控制器所追求的目标之一。

14.　总线中地址线的功能是用于指定存储器单元和I/O设备接口电路的选择地址。

15.　单总线结构系统是指：各大功能部件之间用一根信号线连接。

16.　如果认为CPU等待设备的状态信号是处于非工作状态(既踏步等待)，那么，程序查询方式的主机与设备是串行工作的。

17.　在计算机系统中，除CPU外的其它部件和设备都称为外围设备。

18.　磁盘的位价格就是单位数据容量的价格，等于磁盘设备的价格除以容量。

19.　写入硬盘时，若一个文件的长度超出一个磁道的容量，则继续写入同面的相邻磁道中。

20.　随机扫描方式画图速度快，图象清晰，但价格昂贵。

21.　单级中断与多级中断的区别是单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断。

22.　对I/O数据传送的控制方式，可分为程序中断控制方式和独立编址传送控制方式两种。

答案：

1.错。运算器的功能一般包含：算术运算、逻辑运算、移位等。

2.错。[x/2]补为0.01011.

3.错。1KB=1024字节。

4.错。两定点数相减，若是异号相减，也有可能溢出。

5.错。主存储器和CPU之间增加高速缓冲存储器的目的是解决CPU和主存之间的速度匹配问题。

6.错。在虚拟存储器中，当程序正在执行时，一般由操作系统完成地址映射。

7.错。在虚拟存储器中，常将存储空间按程序模块大小划分为若干段(或：常将存储空间划分为若干大小相同的页)。

8.对。

9.错。在寄存器寻址方式中，指定寄存器中存放着操作数。

10.对。

11.对。

12.错。机器周期、节拍电位和工作脉冲，构成三级时序系统。

13.对。

14.对。

15.错。单总线结构系统是指：各大功能部件之间用一组总线连接。

16.对。

17.错。在计算机系统中，除CPU和主存之外的其它部件和设备，常被称为外围设备。

18.对。

19.错。写入硬盘时，若一个文件的长度超过一个磁道的容量，则继续写入同一柱面的相邻面的磁道中。

20.对。

21.错。单级中断处理器只通过一根外部中断请求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一根专用的外部中断请求。

22.错。对I/O数据传送的控制方式，可分为：程序直接控制方式，程序中断方式，DMA方式，通道控制方式。

设计题：

1. ①画出一种单总线结构的CPU内部结构图(寄存器级)

②拟出加法指令“ADD

(R0)，R1”的读取与执行流程。该指令的目的寻址方式为寄存器简址方式，而源操作数在R1中。

2.

用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0(低)，双向数据线D7~D0，CE片选信号，WE控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻辑式。

答案：

1.

2.