计算机系统总线功能组,计算机组到成原理(华科版)第六章 系统总线.ppt

计算机组到成原理(华科版)第六章 系统总线

两个不同频率的模拟信号，分别由电子开关控制，在运算放大器的输入端相加，而电子开关由要传输的数字信号(即数据)控制。当信号为“1”时，控制上面的电子开关导通，送出一串频率较高的模拟信号；当信号为“0”时，控制下面的电子开关导通，送出一串频率较低的模拟信号，于是在运算放大器的输出端，就得到了调制后的信号。 4．Intel 8251A可编程通信接口 (1) 基本性能 ① 可用于同步或异步传送。 ② 同步传送，5～8b字符，内部或外部字符同步化，自动插入同步字符。 ③ 异步传送，5～8b字符，时钟速率为通信波特率的1、16或64倍。 ④ 可产生中止字符，可产生1、1.5或2b的停止位。可检查假启动位。自动检测和处理中止字符。 ⑤ 波特率， DC—19.2Kb(异步)； DC—64Kb(同步)。 ⑥ 完全双工，双缓冲器发送和接收器。 ⑦ 误差检测，具有奇偶、溢出和帧错误等检测电路。 (2) 8251的结构 8251的结构如图6.16的方框图所示。整个8251可以分成五个主要部分：接收器、发送器、调制控制、读写/控制以及I/O缓冲器。而I/O缓冲器由状态缓冲器、发送数据/命令缓冲器和接收数据缓冲器三部分组成。8251的内部由内部数据总线实现相互之间的通信。 1) 接收器 接收器接收由RxD脚输入的串行数据，并按规定的格式把它转换为并行数据，存放在接收数据缓冲器中。 2) 发送器 发送器接收CPU送来的并行数据，将它加上起始位、奇偶校验位和停止位，然后由TxD脚发送。 5．并行数据接口 通常并行数据接口应具有以下功能： ① 有两个或两个以上的具有输入和输出数据的缓冲器或锁存器的数据端口，可以和CPU的数据总线相连接。 ② 每个数据端口都有与CPU用应答方式交换数据所需的状态信号和控制信号。具有保存控制字的控制寄存器。CPU可通过用户程序将控制字送到控制寄存器，命令外围设备执行不同的功能。 ③ 具有控制外围设备的控制和定时信号。 (1) 数据缓冲器 数据缓冲器可以有两个或多个。它们既可以作为输入数据寄存器，也可以作为输出数据寄存器，这由方向寄存器来控制。每个数据缓冲器，可以接到由多条传输线组成的双向数据总线上去，在微型机中，通常把一个数据缓冲器称为一个端口。 (2)控制缓冲器 控制缓冲器用来作为存放控制字的控制寄存器，并且决定外围设备的工作方式。 (3)多路转换器 多路转换器实际上是一个多路开关，通过多路转换器，两个或多个数据缓冲器的数据可转接到CPU的数据总线上去。 (4)控制逻辑 控制逻辑用来发出和接收各种控制信号，其中包括外围设备的工作状态信号。 6.2 总线的控制与通信 6.2.1总线的控制 控制方式可以分成集中式和分散式两类。总线控制逻辑基本集中在一处的，称为集中式总线控制。总线控制逻辑分散在总线各部件中的，称为分散式总线控制。集中式控制是三总线、双总线和单总线结构机器中主要采用的方式，它主要有以下三种控制方式：①链式查询方式；②计数器定时查询方式；③独立请求方式。 1． 链式查询方式 链式查询方式如图6.19(a)所示。图中所示的总线控制部件在单总线系统和双总线系统中常常是CPU 的一部分。在三总线系统的I/O总线中，它是通道的一部分。 链式查询方式，除一般数据总线D和地址总线A外，主要有三根控制线： ① BS(忙)— 该线有效，表示总线正被某外设使用。 ② BR(总线请求)— 该线有效，表示至少有一个外设要求使用总线。 ③ BG(总线同意)— 该线有效，表示总线控制部件响应总线请求(BR)。 链式查询方式的主要特征是总线同意信号BG的传送方式：串行地从一个I/O接口送到下一个I/O接口。假如BG到达的接口无总线请求，则继续往下传；假如BG到达的总线接口有总线请求，BG信号便不再往下传。这意味着，该I/O接口就获得了总线控制权。 在查询链中离总线控制器最近的设备具有最高优先权，离总线越远，优先权越低。 链式查询方式的优点是，只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。 链式查询方式的缺点是对询问链的电路故障很敏感， 2． 计数器定时查询方式 计数器定时查询方式(又称为计数查询)原理如图6.19(b)所示。总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备的相一致时，该设备置BS线为“1”，获得总线使用权，此时中止计数查询。 3． 独立请