匹配电容是指晶振要正常震荡所需要的电容,
一外接电容是为了使晶振两端的等
效电容等于或接近于负载电容
(晶体的负载电容是已知的,
在出厂的时候已经定
下来了,一般是几十
PF
,
)
。应用时一般在给出负载电容值附近调整可以得到精
确频率,
此电容的大小主要影响负载谐振频率,
一般情况下,
增大电容会使振荡
频率下降,而减小电容会使振荡频率升高,
晶振的负载电容
=
[(Cd*Cg)/(Cd+Cg)]+Cic+
△
C]
式中
Cd,Cg
为分别接在晶振的两
个脚上和对地的电容
,Cic
(集成电路内部电容)
+
△
C
(
PCB
上电容,一般情况下,
Cd
、
Cg
取相同的值并联后等于负载电容是可以满足振荡条件的
,
在许可的范围内
Cd
和C
g
的值越小越好,电容值偏大会虽然有利于震荡的稳定,但是电容过大会
增加起振的时间。
如果不易起振或振荡不稳定可以减小输入端对地电容量
,
而增
加输出端的值以提高反馈量。
在电路中输出端和输入端之间接了一个大的电阻,这是由于连接晶振的芯
片端内部是一个线性运算放大器,将输入进行反向
180
度输出,晶振处的负载电
容电阻组成的网络提供另外
180
度的相移,整个环路的相移
360
度,满足振荡的
相位条件,同时还要求闭环增益大于等于
1
,晶体才正常工作。晶振输入输出连
接的电阻作用是产生负反馈,
保证放大器工作在高增益的线性区,
一般在
M
欧级,
输出端的电阻与负载电容组成网络,提供
180
度相移,同时起到限流的作用,防
止反向器输出对晶振过驱动,
损坏晶振,
有的晶振不需要是因为把这个电阻已经
集成到了晶振里面。
设计是注意事项:
1.
使晶振、
外部电容器
(如果有)
与
IC
之间的信号线尽可能保持最短。
当非常低的电流通过
IC
晶振振荡器时,如果线路太长,会使它对
EMC
、
ESD
与
串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容;
2.
尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接
的位置;
3.
当心晶振和地的走线;
4.
将晶振外壳接地。