计算机组成原理硬布线实验,计算机组成原理实验 2.9 硬布线控制器ppt课件.ppt

文档介绍：

计算机组成原理实验系列一、总线与寄存器二、进位加法器三、比较器(仲裁器)四、计数器五、运算器六、存储器七、时序发生器八、微程序控制器九、硬布线控制器赖晓铮博士华南理工大学******@scut.QQ:68046508.(九)硬布线控制器实验实验内容:●分别设计单周期和多周期硬布线版本的CPU,并比较两者“状态机”的差异。两个版本的CPU在功能上完全兼容微程序版本CPU(数据通路相同,指令集相同),仅用硬布线逻辑取代微程序控制器,产生时序各阶段所需的微操作信号。实验目的:●掌握硬布线控制器的组成原理及设计方法。●理解单周期和多周期硬布线控制器的“状态机”模型,了解两者间的差异。.单周期硬布线控制器版本的CPU.多周期硬布线控制器版本的CPU.CPU的指令格式NOP0000XXXX空指令:不执行任何操作HLT1110XXXX“断点”:硬件停机JMP10010XXXX间接寻址:[addr1]=addr2,addr2PCJMP2addr1直接寻址:addr1PC0100XXXXaddr1二次间址:[addr1]=addr2,[addr2]=addr3,addr3PCJMP30110XXXXaddr1.【T1】源部件总线BUS【T2】总线BUS目标部件【M1】【M2】单周期硬布线控制器状态机【M3】【M4】【T1】源部件总线BUS【T2】总线BUS目标部件【M1】【M2】多周期硬布线控制器状态机【M3】【M4】Mealy状态机.HLT指令P1(00I7I6I5)【T1】PCAR,ROMBUS【T2】BUSIR,PC+1硬件停机【M1】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】【M3】【M4】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】【M3】【M4】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】【T2】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】【M3】【M4】【T1】【T2】【T1】【T2】【T1】【T2】【M2】【M3】【M4】【T1】【T2】【T1】【T2】JMP3指令JMP2指令JMP1指令NOP指令单周期硬布线控制器状态机流程图微操作信号M1M2M3M4LDIRNOP/HLT/JMP1/JMP2/JMP3LDARNOP/HLT/JMP1/JMP2/JMP3JMP1/JMP2/JMP3JMP2/JMP3JMP3NOP/HLT/JMP1/JMP2/JMP3JMP1/JMP2/JMP3JMP2/JMP3JMP3JMP1/JMP2/JMP3JMP2/OP/HLT/JMP1/JMP2/JMP3JMP1/JMP2/JMP3JMP2/JMP3JMP3.指令译码电路微操作信号硬布线逻辑(单周期)时序发生器.多周期硬布线控制器状态机流程图HLT指令P1(00I7I6I5)【T1】PCAR,ROMBUS【T2】BUSIR,PC+1硬件停机【M1】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】【M3】【M4】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】【M3】【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【T1】PCAR,ROMBUS【T2】BUSIR,PC+1【M2】JMP3指令JMP2指令JMP1指令NOP指令{M1M}时序:M=NOP·M1+JMP1·M2+JMP2·M3+JMP3·M4LDIR=#LDPC=M1LDAR=PC_INC=1#OE=0.(多周期)时序发生器指令译码电路M硬布线逻辑微操作信号硬布线逻辑.

内容来自淘豆网www.taodocs.com转载请标明出处.