计算机组成原理秒表设计实验,计算机组成原理实验2.4计数器赖晓铮剖析.ppt

计算机组成原理实验2.4计数器赖晓铮剖析

计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器(仲裁器) 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: (四)计数器 实验 实验内容： ● 使用十进制加法计数器设计一个“时/分/秒”计时显示的电子钟：秒钟/分钟计数采用60进制(00-59)，时钟计数采用24进制(00-23)，可以启动、停止和重新设置时/分/秒值。 实验目的： ● 熟悉集成电路计数器的分类和逻辑功能。 ● 掌握计数器级联的构造原理及工作方法。 #MR #LOAD CLK 功能 Q0Q1Q2Q3 O × × 清除 0 0 0 0 1 0 ↑ 加载 Q0Q1Q2Q3 = D0D1D2D3 1 × 0/1/↓ 保持 Q0Q1Q2Q3 l l ↑ 计数 {Q0 Q1 Q2 Q3}状态码+1 74LS160 逻辑功能表 “电子钟” 时钟计时单元电路 秒钟计时单元电路(分钟类似) 常见的计数器型号列表 计数器类型 常用型号 计数边沿 清除 置数 二/五/十进制异步加法计数器 74LS290 ↓ 直接 直接置9 十进制可预置同步加法计数器 74LS160 ↑ 直接 同步 二进制可预置同步加法计数器 74LS163 十进制可预置同步加法/减法计数器 74LS190 ↑ / 直接 二进制可预置同步加法/减法计数器 74LS191 十进制可预置同步加法/减法计数器 74LS192 ↑ 直接 直接 实验步骤： ● 启动仿真前，必须保持信号#LOAD=0。启动仿真后，时/分/秒钟的计数初值由拨码开关DSW1/DSW2/DSW3设置。 ● 使能信号#LOAD=1，计数初值加载，“电子钟”启动运行。 ● 在“电子钟”运行过程中，使能信号#LOAD=0可以令电子钟暂停，修改拨码开关DSW1/DSW2/DSW3上的数据。然后，手动按钮#RESET=0，重新加载时/分/秒钟的计数初值。 思考题： ● 上述计数器都是一次计数“+1”递增，但是程序计数有时会出现一次计数“+2”甚至“+4”递增。请在“电子钟”秒钟单元的基础上分别构造一个十进制“+2”计数器或二进制“+2”计数器(可考虑使用二进制同步加法计数器74LS163)。请问什么情况下需要“+2”和“+4”递增？ ● 更换计数器型号，把“秒钟”电路改为倒计时“秒表”电路。 ● 在“电子钟”基础上，增加一个倒计时的定点报时电路(参考上述的倒计时“秒表”电路)：在0点和12点整的时刻启动蜂鸣器鸣叫十响报时。 (四)计数器 实验 思考题： ● 参考上述电路，设计具有以下功能的“四路抢答器”： 在“秒表”基础上增加蜂鸣器，在倒计时过程(即“抢答环节”)中，若无人按键，计数结束蜂鸣器响一次，电路停止运行；若四路按键中有任何一路按下，触发以下动作：倒计时清零，蜂鸣器响一次，被按下的按键对应的LED灯亮，同时锁死其余三路按键不能按下，启动另一个倒计时过程(即“问答环节”)。该过程结束则蜂鸣器响一次， LED灯灭，锁死按键解锁，电路停止运行 。 (四)计数器 实验