小梅哥FPGA数字逻辑设计教程——基于线性序列机的TLC5620型DAC驱动设计

最新推荐文章于 2024-07-25 22:05:34 发布

weixin_33743703

最新推荐文章于 2024-07-25 22:05:34 发布

阅读量1.5k

点赞数 1

文章标签： fpga开发

原文链接：http://www.cnblogs.com/xiaomeige/p/5362370.html

版权

本文详细介绍了基于线性序列机的TLC5620型数模转换器（DAC）的驱动设计，涵盖了TLC5620的芯片概述、引脚说明、接口时序、电路介绍和设计思想。内容包括如何通过FPGA控制TLC5620输出所需电压，并提供了相应的工程源码和测试文件，以及板级验证方法。

摘要由CSDN通过智能技术生成

基于线性序列机的TLC5620型DAC驱动设计

TLC5620串行数字接口的关键时序参数： 5

芯航线ADDA模块TLC5620电路介绍： 6

线性序列机设计思想与TLC5620接口时序设计： 7

附录1：ADDA V1.1模块使用说明 17

附录2：ADDA V1.1模块原理图 19

TLC5620型DAC芯片概述：

TLC5620C是一个具有4个独立8位电压输出型DAC的数模转换器
单电源5V供电
采用串行接口时序
具备4个高阻抗参考电压输入端口（对应四个DAC输出通道）
可编程的电压倍增模式

TLC5620是一个内部具备4个独立 8位电压输出型数字——模拟转换器，每个DAC转换器都拥有一个带缓冲（高输入阻抗）的参考电压输入端口。每个DAC可以输出一倍或者两倍的参考电压与GND之间的电压值。

TLC5620使用CMOS电平兼容的三线制串行总线与各种流行的处理器进行连接，TLC5620接收控制器发送过来的11位的命令字，这11位的控制字被分为3个部分，包括8位的数据位，2位的DAC选择位，1位的电压倍增控制位。每个DAC的寄存器都采用双缓冲结构，这样，可以实现首先通过数据总线给所有的DAC传输需要更新的数据，然后通过控制信号LDAC将所有DAC的电压同步更新到输出上。

TLC5620芯片内部框图

TLC5620型DAC芯片引脚说明：

引脚名	编号	IO	功能描述
CLK	7	I	串行接口时钟，每个时钟的下降沿，输入数字总线上的数据被移入内部的接口寄存器中
DACA	12	O	DAC A模拟输出端口
DACB	11	O	DAC B模拟输出端口
DACC	10	O	DAC C模拟输出端口
DACD	9	O	DAC D模拟输出端口
DATA	6	I	串行接口的数字数据输入线，发送给DAC的数据是通过串行的方式传入DAC的寄存器的，每个数据位都在时钟的下降沿被移入内部寄存器中
GND	1	I	GND
LDAC	13	I	加载DAC（更新DAC待输出数据），当该信号为高电平时，串行总线上传入的数据不会更新到DAC上去，只有当LDAC的电平由高电平变为低电平时，数据才会更新到DAC上去
LOAD	8	I	串行数据加载控制，当LDAC为低电平时，LOAD的下降沿将带输出数据锁存到输出锁存器并立即产生输出电压。
REFA	2	I	DAC A的参考电压，该电压决定了输出电压的范围，输出电压为0~VREFA或者0~2*VREFA（2VREFA <= VDD）
REFB	3	I	DAC B的参考电压，该电压决定了输出电压的范围，输出电压为0~VREFB或者0~2*VREFB（2VREFB <= VDD）
REFC	4	I	DAC C的参考电压，该电压决定了输出电压的范围，输出电压为0~VREFC或者0~2*VREFC（2VREFC <= VDD）
REFD	5	I	DAC D的参考电压，该电压决定了输出电压的范围，输出电压为0~VREFD或者0~2*VREFD（2VREFD <= VDD）
VDD	14	I	正电源输入

TLC5620型DAC芯片详细介绍：

TLC5620是由四个电阻串式DAC组成的，每个DAC的核心是一个拥有256个节点（抽头）的电阻，对应了256中不同的组合，如下表所示，每个电阻串的一段连接到GND，另一端来自参考输入缓存的输出。

每个DAC的输出都接有一个可配置增益的输出放大器，该放大器的增益可以配置为1或者2。当芯片上电时，DAC的值全部被复位到0,。每个DAC通道的输出可由下列公式计算得出：

Vo（DAC A|B|C|D） = REF * CODE/256 *（1 + RNG bit value）

其中，Vo为输出电压值，REF为DAC的输出参考电压，CODE为输出电压值的数字量化量，如255表示按照参考电压的满幅输出（关闭电压倍增模式），0则0V输出，RNG bit value表示电压倍增模式，为0则关闭输出电压倍增模式，为1则打开输出电压倍增模式。

当串行控制字中的数据部分为0~255，RNG bit为0或者1时，输出电压与数字量化值的关系如下表所示：

D7	D6	D5	D4	D3	D2	D1	D0	输出电压
0	0	0	0	0	0	0	0	GND
0	0	0	0	0	0	0	1	1/256 * REF(1+RNG)
．	．	．	．	．	．	．	．	．
．	．	．	．	．	．	．	．	．
０	１	１	１	１	１	１	１	127/256 * REF(1+RNG)
１	０	０	０	０	０	０	０	128/256 * REF(1+RNG)
．	．	．	．	．	．	．	．	．
．	．	．	．	．	．	．	．