3.2 FPGA 配置电路/主模式 从模式 JTAG模式

我们知道，FPGA是易失性的。硬件配置，即把HDL代码下载到FPGA芯片中，才能进行下一步的调试。

FPGA的配置过程：初始化→清空配置存储器→加载配置数据→CRC错误检查→START-UP

配置电路分类（根据FPGA芯片能否主动加载配置数据）：

FPGA配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。

Xilinx FPGA 的常用配置模式有5 类：主串模式、从串模式、Select MAP 模式、Desktop 配置和直接SPI 配置。

(1) 主模式

典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流，配置所需的时钟信号( 称为CCLK) 由FPGA内部产生，且FPGA控制整个配置过程。

在主模式下，FPGA上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；主模式根据比特流的位宽又可以分为：串行模式( 单比特流) 和并行模式( 字节宽度比特流) 两大类。如：主串行模式、主SPI Flash 串行模式、内部主SPI Flash串行模式、主BPI 并行模式以及主并行模式。